TSMC expose son procédé en 3 nm à peine le 5 nm sorti

Malgré les événements du moment, certaines entreprises ne ralentissent pas la cadence et maintiennent leur progression dans les luttes de qui à la plus grosse. Et dans le domaine des semi-conducteurs, c'est TSMC qui cherche à prendre la place du calife à la place de Samsung, en profitant d'un recul potentiel du géant coréen. Dans un premier temps, le fondeur a annoncé maintenir la production de wafer gravé en 5 nm, celui-ci étant devenu rentable d'après TSMC. Il faut dire que celui-ci amène quelques innovations autres que de réduire la taille des gravures, comme l'utilisation du procédé EUV le plus moderne ou le changement des matériaux des transistors pour améliorer les performances globales.

Mais le fondeur ne veut pas s'arrêter là et cherche à profiter du report de la sortie de la gravure en 3 nm. Il maintient donc son calendrier sur la sortie de ce node et enfonce le clou en présentant quelques petits avantages futurs. Ainsi, le N3 sera un node à part entière, apportant une densité supérieure de 1,7 fois à celle du N5. Cela devrait revenir à quelque 300 millions de transistors par millimètre carré, ce qui devrait permettre de réduire la puissance consommée au total, ou alors de booster les performances de calcul. Mais il faudra encore attendre avant de voir ces puces dans nos PC, puisque comme toujours le domaine qui a le plus d'intérêt dans la miniaturisation de l'électronique reste celui des portables. (source : semi wiki)