COMPTOIR
  
register

TSMC se lasse de jouer des rectangles dans des cercles ; le fondeur veut de nouveaux wafers !

La rumeur du jour risque de vous en remémorer une plus ancienne : la Taiwan Semiconductor Manufacturing Company envisagerait de changer de format de wafers ; pas en jouant seulement sur leur taille, mais aussi sur leur forme. Le fondeur souhaiterait en effet passer à des wafers rectangulaires.

wse2 cerebras wafer

WSE Cerebras

TSMC veut de gros rectangles

Actuellement, les wafers en silicium ont une forme de disques. Ils peuvent avoir différents diamètres. Celui des plus imposants est de 300 mm. Logiquement, prélever des carrés ou des rectangles dans un cercle implique des pertes. De plus, face à une demande croissante, démultipliée par l’engouement autour de l’intelligence artificielle, les capacités de production sont insuffisantes. L’un des leviers étudiés par TSMC pour augmenter ses capacités est le passage à des wafers rectangulaires de 510 x 515 mm. C’est du moins le plan mis sur la table par le Nikkei Asia.

Cette affaire vous en rappelle peut-être une plus ancienne : celle des wafers de 450 mm (mais toujours ronds). Projetés dans les années 2010, nous nous interrogions toujours sur leur absence en 2017. Quelques années plus tard – en 2022 – nous apprenions finalement les tenants et aboutissants de l’avortement de ces wafers de 450 mm, dont l’embryon n’avait pas été initié par des impératifs technologiques, mais plutôt par une démarche conservatrice de maintien d’un leadership. Selon les informations de Nikkei Asia, cette fois, l’innovation serait bien le principal moteur.

Factuellement, par rapport aux wafers circulaires de 300 mm de diamètre, des wafers rectangulaires de 510 x 515 mm offriraient une surface utilisable environ 3,7 fois supérieure. Ils permettraient donc de produire plus de puces par plaquette et de réduire les déchets sur les bords. L’article source explicite : « L'idée derrière cette nouvelle approche est d'utiliser des substrats rectangulaires semblables à des panneaux, plutôt que les wafers ronds conventionnels utilisés aujourd'hui, ce qui permettrait de placer plus de puces sur chaque wafer ».

Outre les gains inhérents au changement de forme, de nouveaux substrats d’une plus grande surface s’avéreraient indispensables pour répondre à la complexité des puces de prochaines générations. Les techniques de conditionnement avancées telles que le CoWoS (chip-on-wafer-on-substrate) atteindront leurs limites à mesure que la taille des puces augmentera, que plus de mémoire sera intégrée, etc. Pour illustrer cette tendance, l’article du Nikkei renseigne des estimations faites Morgan Stanley stipulant que seulement 16 puces B200 (Blackwell) peuvent être fabriquées sur un wafer – en supposant que le rendement de production soit de 100 % ; qu’en comparaison, cette quantité est de 29 pour les H200 et H100.

tsmc cowos

Ajoutons que dans le cas du Cerebras WSE, ce rendement tombe même à un par wafer. Les trois générations Wafer Scale Engine occupent en effet, comme leur nom l'explicite, un wafer entier. Une fois raboté au format carré, celui-ci accouche d'un énorme processeur de 21,5 cm de côté (sur la base d'une aire de 462,25 mm2, bien que √(2) × 150 donne 21,21 pour être précis).

comparaison wse 3 vs gpu h100

Bien entendu, changer le format des wafers impliquera de changer les outils de fabrication et de production. Toujours selon la source, TSMC collaborerait déjà avec des fournisseurs d’équipements et de matériaux dans ce cadre. Notre confrère précise que ce développement n’en est encore qu’à ses débuts, et que sa concrétisation prendre plusieurs années. C’est un plan à long terme, qui devrait s'étaler sur cinq à dix ans.

Enfin, si vous vous demandez pourquoi les wafers sont ronds, c’est simplement parce qu'ils ont cette forme dès le départ… Vous voilà plus avancés ? Bon, l’un de vous, Feunoir, apportait une réponse plus explicite en commentaire en 2017 dans un des articles susmentionnés. Pour le paraphraser, les lingots de silicium utilisés pour produire la plaquette sont de forme circulaire en raison du processus de fabrication qui consiste à plonger un cristal de semence dans du silicium en fusion, à le faire tourner et à l'extraire progressivement à mesure que le cristal grandit. C’est une méthode appelé procédé de Czochralski.

czochralski methode wafer1

La mine d'un gros crayon © Wikipedia

Un poil avant ?

Microsoft loue les facultés gaming des PC Arm sous Windows 11 24H2

Un peu plus tard ...

Ryzen AI : des processeurs inédits et un premier test

Les 18 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Shell001, le Mardi 25 Juin 2024 à 07h02  
par Riseoflegends, le Lundi 24 Juin 2024 à 19h28
Sur toute les vidéo c'est fait chip par chip. Et c'est toujours le même processeur car c'est le même masque. C'est la galette de silicium qui bouge entre chaque flash.
Oui c'est la galette qui bouge par contre ce n'est pas nécessairement puce par puce. Le champ de litho fait une taille fixe (environ 800mm² selon la machine). Selon la taille de ta puce, tu peux en caler plus ou moins par exposition et tu adaptes ta stratégie de couverture du wafer en conséquence. Y a vraiment que les plus grosses puces (GPU et CPU pro, capteurs d'images) où tu ne fait qu'une puce par exposition.
par Riseoflegends, le Lundi 24 Juin 2024 à 19h28  
par Un ragoteur bio du Grand Est, le Lundi 24 Juin 2024 à 08h09
Je ne suis pas certain que l'exposition soit faite chip par chip, car ça prend un certain temps et si c'était le cas ça fait longtemps que les "test wafers" hétérogènes (bandes de divers processeurs gravées sur une même galette) seraient la norme en production.
Sur toute les vidéo c'est fait chip par chip. Et c'est toujours le même processeur car c'est le même masque. C'est la galette de silicium qui bouge entre chaque flash.
par Un énarque des ragots embusqué 📱, le Lundi 24 Juin 2024 à 18h33  
Si tsmc y pense sérieusement pour leur future gravure, les coûts et les outil de production et fabrication a mettre en oeuvre pour pouvoir le faire ont du être étudié attentivement depuis des années.C'est vrai que quand on y pense, en adaptant les bons outils de production, après c'est tout bénéfice pour l'entreprise.Je sais que la fabrication actuelle est bien plus avantageuse au format rond avec les outils actuel mais si on les changent cela peut changer la donne et tsmc a les moyens de le faire.
par Un ragoteur bio du Grand Est, le Lundi 24 Juin 2024 à 08h09  
par Riseoflegends, le Dimanche 23 Juin 2024 à 10h32
Et pourtant les puces gravés sont bien carré
Je ne suis pas certain que l'exposition soit faite chip par chip, car ça prend un certain temps et si c'était le cas ça fait longtemps que les "test wafers" hétérogènes (bandes de divers processeurs gravées sur une même galette) seraient la norme en production.

Pour ce qui est mécanique, par contre, c'est plus fiable qu'utiliser une réplication par "compas", où l'accumulation de jeux qui paraîtraient infimes à un mécanicien auto poserait un souci de régularité.
par Un ragoteur bio du Grand Est, le Lundi 24 Juin 2024 à 08h02  
par Un champion du monde en Provence-Alpes-Côte d'Azur, le Dimanche 23 Juin 2024 à 14h37
Non ce n'est pas pareil car dans un cas tu découpes un wafer non processé et dans l'autre un wafer processé, il y a un temps machine entre les deux (+consommables dans une moindre mesure), et le gros du coût total est justement là.
La grosse différence se fait sur le recyclage et accessoirement le transport, bien que ça pose le problème d'une éventuelle détérioration qui n'existe pas avec des galettes rondes (tout ce qui sera perdu peut être utilisé pour la maintenir) : les "déchets" pourront être refondus immédiatement dans l'usine faisant croître le cristal.

Enfin... l'un dans l'autre, ça sent vraiment la fausse bonne idée et pour un bon paquet de raisons
par Un champion du monde en Provence-Alpes-Côte d'Azur, le Dimanche 23 Juin 2024 à 14h37  
par Jemporte, le Samedi 22 Juin 2024 à 19h07
En plus TSMC s'en fou que la wafer coûte plus. Plus la wafer, coûte plus ils gagnent au prorata. C'est comme ça que ça marche.

La wafer carrée demande une découpe des bords. Que la perte soit avant ou après c'est pareil. Je vois à ce petit jeu qu'ils voudraient payer la wafer au cm² le même prix mais à mon avis ils peuvent se brosser... ou alors une justification pour augmenterles prix... c'est comme ça quand on a quesiment le monopole sur le marché. Vivement Samsung et Intel pour remettre TSMC à sa place.
Non ce n'est pas pareil car dans un cas tu découpes un wafer non processé et dans l'autre un wafer processé, il y a un temps machine entre les deux (+consommables dans une moindre mesure), et le gros du coût total est justement là.
par Naruto`kyun, le Vendredi 21 Juin 2024 à 13h12
Pourquoi ne pas prendre le problème à l'envers et faire des puces hexagonales? y'aurais probablement moins de perte sur les bords et ça aurais la classe!
Cela implique que le système de découpe fasse des zigzags (difficile et plus couteux car tu dois aller ultra lentement), la gestion de la qualité de la découpe du virage doit être un sacré cauchemar
Autre point important : cela rend l'agencement interne de la puce bien plus compliqué avec une contrainte très forte pour le facteur de forme sinon le pattern ne se répète pas, alors que c'est très simple de répéter un rectangle qu'importe son facteur de forme.
Bref, mauvaise idée.
par Riseoflegends, le Dimanche 23 Juin 2024 à 10h32  
par Un ragoteur bio du Grand Est, le Samedi 22 Juin 2024 à 18h52
Une lentille n'en reste pas moins ronde.
Et pourtant les puces gravés sont bien carré
par Jemporte, le Samedi 22 Juin 2024 à 19h07  
par Un ragoteur bio du Grand Est, le Samedi 22 Juin 2024 à 18h52
Une lentille n'en reste pas moins ronde.
En plus TSMC s'en fou que la wafer coûte plus. Plus la wafer, coûte plus ils gagnent au prorata. C'est comme ça que ça marche.
par Pipotronator, le Samedi 22 Juin 2024 à 14h00
Leur but c'est de réduire le déchet de puce (et évidemment surtout leur profit par wafer). Vu que c'est un projet avec une vision sur 10 ans, ils ont largement le temps d'adapter la chaine de production à un nouveau format de wafer.
La wafer carrée demande une découpe des bords. Que la perte soit avant ou après c'est pareil. Je vois à ce petit jeu qu'ils voudraient payer la wafer au cm² le même prix mais à mon avis ils peuvent se brosser... ou alors une justification pour augmenterles prix... c'est comme ça quand on a quesiment le monopole sur le marché. Vivement Samsung et Intel pour remettre TSMC à sa place.
par Un ragoteur bio du Grand Est, le Samedi 22 Juin 2024 à 18h52  
par Pipotronator, le Samedi 22 Juin 2024 à 14h00
Leur but c'est de réduire le déchet de puce (et évidemment surtout leur profit par wafer). Vu que c'est un projet avec une vision sur 10 ans, ils ont largement le temps d'adapter la chaine de production à un nouveau format de wafer.
Une lentille n'en reste pas moins ronde.
par Pipotronator, le Samedi 22 Juin 2024 à 14h00  
par Jemporte, le Vendredi 21 Juin 2024 à 22h22
Non elle vient comme expliqué plus haut de la fabrication.
mais du coup ils feront comment ?
Ils font des crayons de 52cm de diamètre puis taillent un rectangle de 51x51.5... la belle affaire. Niveau coûts de production des wafers dans le prix final on a rien gagné. Il faut pas oublier non plus que les méthode de gravure impliquent une exposition à une image ronde aussi (du moins sont usage optimum), même si en principe l'exposition ne couvre pas tout le wafer mais qu'une faible partie.
On a encore là des admirateurs du carré, sur le modèle des Etrusques puis des romains, plutôt que du rond, donc un choix esthétique.
Leur but c'est de réduire le déchet de puce (et évidemment surtout leur profit par wafer). Vu que c'est un projet avec une vision sur 10 ans, ils ont largement le temps d'adapter la chaine de production à un nouveau format de wafer.
par Jemporte, le Vendredi 21 Juin 2024 à 22h22  
par Un ragoteur de transit en Île-de-France¶, le Vendredi 21 Juin 2024 à 14h33
L'idée que la forme ronde vient du polissage.
Non elle vient comme expliqué plus haut de la fabrication.
mais du coup ils feront comment ?
Ils font des crayons de 52cm de diamètre puis taillent un rectangle de 51x51.5... la belle affaire. Niveau coûts de production des wafers dans le prix final on a rien gagné. Il faut pas oublier non plus que les méthode de gravure impliquent une exposition à une image ronde aussi (du moins sont usage optimum), même si en principe l'exposition ne couvre pas tout le wafer mais qu'une faible partie.
On a encore là des admirateurs du carré, sur le modèle des Etrusques puis des romains, plutôt que du rond, donc un choix esthétique.
par Un champion du monde embusqué 📱, le Vendredi 21 Juin 2024 à 19h06  
Tout ça c est la faute aux transistors et langage binaire

Et y a d autre moyen pour faire 0 ou 1 qu en ouvrant ou fermant une porte