Un premier cliché de Xe-HPC se dévoile, annoté qui plus est

Avec l’arrivée progressive des premières cartes graphiques dédiées au grand public, Intel a lancé le début de sa gamme reposant sur l’architecture X^e, un design modulaire à base de chiplets. Pour son développement, les bleus ont de la suite dans les idées : le bougre devrait se décliner sur tous les fronts : en version LP pour les appareils les moins énergivores et les iGPU, X^e HP pour les professionnels, X^e HPC pour les centres de calcul et X^e HPG pour les joueurs.

Petite piqûre de rappel issue de l’Architecture Day 2020

Bien que toutes les avancées n’aient pas été médiatisées, il semblerait que le projet ait bien avancé, puisque Raja Koduri, à la tête de la direction GPU et architecture de la firme, s’est fendu d’un tweet montrant un premier assemblage de die formant une puce X^e HPC. Avec pas moins de 50 morceaux de silicium accolés, le bijou de technologie a de quoi fasciner : Intel ne plaisantait définitivement pas en communiquant sur un assemblage d’EMIB et de Foveros ainsi qu’un méli-mélo de technologies de lithographies diverses et variées pour son bébé !

À la suite de ce cliché, le net s’est mis en émoi pour tenter de déchiffrer les possibles usages de ces différents composants. Le premier à s’y atteler est Andreas Schilling, rédacteur chez Harwareluxx :

L’histoire aurait pu s’arrêter là (en attente de confirmation officielle), mais nos confrères de chez Wccftech auraient été en possession de plus croustillantes sources, corrigeant ainsi non seulement certains dies, mais en précisant également les finesses de gravure utilisée ainsi que le fondeur. Voyez par vous-même :

Cela semble désormais acté, Intel va officiellement avoir recours à TSMC pour certains de ses produits. Cependant, le fondeur de Santa Clara est loin d’être bête, et utiliserait les dies de son concurrent uniquement pour gérer les entrées-sorties, une tâche peu délicate et, surtout, requérant relativement peu de secrets architecturaux. Les autres composants suivraient une logique similaire : les cœurs de calcul seraient gravés en 7 nm Intel, le top du top, là où le Rambo Cache, un genre de L3 (ou L4 ?) centralisé, serait à cheval avec du 10 nm Enhanced SuperThin, soit la génération de 10 nm suivant celle actuellement en production pour Tiger Lake. Pour la mémoire, la HBM2 est à l’œuvre, mais cela est loin d’être surprenant pour un accélérateur aux prétentions aussi exorbitantes. Enfin, notez la présence de dies passifs, c’est-à-dire ne possédant pas de transistors, un fait étonnant s’expliquant soit par une nécessité physique, espacer la HBM des dies de calcul (peut-être pour limiter la chauffe ?) ou simplement pour jouer le rôle d’interposer et rerouter les diverses entrées/sorties des autres dies vers les bonnes pins ou autres puces mémoire sur le die.

Évidemment, rien n’est dit sur les performances de la carte, encore moins en ce qui concerne sa disponibilité, comme tout teasing qui se respecte. Certes, il est clair qu’une telle débauche de technologie n’est pas prête de se retrouver dans nos machines — encore moins avec la pandémie et les difficultés de production — mais nous pouvons toujours rêver, X^e sauce gamer étant censé partager une partie avec ce monstre...