COMPTOIR
  
register

Qu'est-il donc advenu du wafer 450 mm ?

La majorité de la production de semiconducteur - quelle que soit sa taille et sa complexité - est aujourd'hui essentiellement effectuée sur des wafers de 300 mm de diamètre. De manière générale, plus grand est le wafer, meilleur est le rendement et meilleur est donc le prix de chaque puce individuelle. La prochaine étape se devait d’être le wafer de 450 mm, avec l'ambition de doubler le nombre de puces par wafer, et pendant un temps, l'industrie mondiale du semiconducteur s'était effectivement rassemblée pour concentrer ses efforts sur l'élaboration de la technologie nécessaire.

Suivant un premier mouvement collaboratif en 2008 entre TSMC, Samsung et Intel, le Global 450 mm Consortium (G450C) fut formé un peu plus tard. Celui-ci réunissait alors plusieurs entreprises, dont Intel, TSMC, Samsung, IBM et GlobalFoundries pour le développement des équipements et outils de fabrications requis pour la production de wafers 450 mm. En 2012, TSMC avait même annoncé un projet sur 5 ans estimé entre 8 et 10 milliards de $ pour la construction d'un fab dédié au wafer 450 mm, tandis qu'Intel avait apparemment fait des plans pour équiper ses fabs en Arizona et en Oregon.  

 

Puis tout à coup, arriva 2017 et tout l'enthousiasme pour un wafer plus grand semblait soudainement avoir disparu chez les entreprises concernées et tout le monde s'était visiblement contenté d'en rester au wafer de 300 mm, sans que l'on sache réellement pourquoi. Chiang Shang-Yi, ancien co-chief operating officier de TSMC et l'un des ex-employés ayant le plus contribué à faire du fondeur le géant qu'il est aujourd'hui, particulièrement en matière de R&D (pour l'anecdote, il avait aussi fait un passage très bref à la tête de SMIC de 2020 à 2021, avant de prendre sa retraite, semblerait-il), a récemment partagé ses souvenirs concernant l'avortement du wafer 450 mm lors d'un entretien avec le Computer History Museum (dont voici la transcription). 

Selon lui, augmenter la taille du wafer n'était jamais qu'une question de productivité, mais c'était aussi un jeu, précisément pour permettre au gros joueur de prendre l'avantage sur le plus petit. Ce dernier, n'ayant pas forcément besoin d'un wafer plus grand et ne pouvant de toute façon pas se le permettre, se retrouvait ainsi coupé des nouvelles avancées technologiques, et par conséquent, hors compétition. Pour Chiang, ce fut d'ailleurs toujours la raison numéro 1 pour du wafer plus grand. 

 

chiang shang yi coo tsmc

 

Initialement, après avoir beaucoup supporté le wafer 300 mm, qui lui avait permis de surpasser ses nombreux rivaux (même taiwanais) plus petits, TSMC était plus qu'enthousiaste pour reproduire le même schéma avec le wafer 450 mm et son PDG de l'époque, Morris Chang, avait rapidement présenté une feuille de route en ce sens aux investisseurs. C'était d'ailleurs à partir de ce moment-là que le wafer de 450 mm était devenu une cible pour l'industrie entière. Néanmoins, pour Chiang, le wafer 450 mm n'était pas une bonne idée dans l'immédiat et son avis était que TSMC ne devrait pas promouvoir la technologie, tout simplement parce que cela placerait TSMC seul dans le ring face à Samsung et Intel, deux géants à ce moment-là aux poches bien plus profondes et donc plus à même de supporter de très lourds investissements, et disposant d'équipes d’ingénieurs bien plus grandes. Le risque était donc grand que TSMC se fasse surpasser à son tour par deux géants que le fondeur taiwanais n'aurait pas été en mesure de concurrencer. Il fallait donc agir pour torpiller le projet... 

 

Après avoir été alerté par son COO et après moult meetings dans les locaux de TSMC, Morring Chang arriva à la même conclusion. La nouvelle tomba lors du SEMICON West de 2013, où TSMC était présent avec Intel, Samsung et ASML pour discuter du wafer 450 mm. La « fausse » excuse élaborée pour justifier l'arrêt de sa participation fut que TSMC avait décidé de se concentrer sur le développement des technologies avancées. Intel, qui était entre-temps devenu un fervent supporter du wafer 450 mm (parce qu'il avait le plus à y gagner, naturellement) et était présent ce jour-là via Bill Holt pour convaincre les acteurs présents d'investir dans le projet, avait bien compris le message, mais n'en fut pas moins très contrarié et le jour suivant fit une annonce semblable à celle de TSMC. Et ce fut virtuellement la quasi-fin du wafer 450 mm, hormis pour une petite production à très petite échelle. Ceci ne signifie pas que la transition n'aura jamais lieu, mais il est évident que TSMC a largement contribué à freiner celle-ci. (Source) 

 

chiang shang yi coo tsmc pouce haut

Un poil avant ?

Les Arc débarquent aussi en série pro pour les stations de travail

Un peu plus tard ...

L'Arc A380 se pointe en Europe dans un PC Gaming d'ACER

Les 14 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Jemporte, le Samedi 20 Août 2022 à 18h14  
Il y a aussi un gros problème au niveau du règlage optique sur une telle surface puisqu'actuellement on impacte le wafer de plusieurs images juxtaposées, étant dans l'impossibilité de le couvrir d'un coup sans défaut optique. Du moins c'était vrai pour les solution à réfraction avant l'arrivée de l'EUV qui procède par réflexion.

Donc si je comprends bien au niveau de la taille, c'est ASML finaincé par les grosses fonderies qui produit les machines dernier cri uniquement dans le dernier format de Wafer à la mode. Pour celui qui voudrait produire de l'EUV 3nm sur du 200mm, il peut aller se brosser ou bien produire du 200mm sur un machine destinée à produire en 300mm, donc plus chère que si elle était faire pour le 200mm et modifiée (donc encore plus chère).
La course au partage du marché par l'absence de machine outil appropriée. Difficile de les accuser devant le moindre tribunal d'entente, mais M. Chiang Shang-Yi vient de vendre un peu la mèche pour les pendre.
par dfd, le Jeudi 11 Août 2022 à 14h55  
Hmm un bon chip sorti du coeur de meule wafer 450mm, y'a bon !
par Un énarque des ragots d'Occitanie, le Mercredi 10 Août 2022 à 21h01  
*merde, p.... de téléphone
par Un énarque des ragots d'Occitanie, le Mercredi 10 Août 2022 à 21h01  
*de la mère (exactement comme ces correcteurs orthographiques de téléphones inintelligents)
par Un énarque des ragots d'Occitanie, le Mercredi 10 Août 2022 à 20h59  
par Scrabble, le Mercredi 10 Août 2022 à 13h32
Il y a forcément une taille optimum de wafer, pour laquelle la rentabilité est maximale, ça me semble évident. Et de part et d'autre de cette taille optimale, la rentabilité diminue

A force d'augmenter cette taille, on doit plus être très loin de l'optimum
Cela dépend certainement plus de la maturité des process de fabrication et des outils développés. Je mise ma chemise que la courbe en U permettait de dire il y a 15ans que les wafer de 300mm seraient de la mère question rentabilité.
par Scrabble, le Mercredi 10 Août 2022 à 13h32  
par triste_lune, le Mercredi 10 Août 2022 à 13h20
Heu ... source ?! parce que je là je vois pas ce qui justifie cette affirmation d'un point de vu mathématique pure, ta courbe en u inversé elle vient d'où ?
Il y a forcément une taille optimum de wafer, pour laquelle la rentabilité est maximale, ça me semble évident. Et de part et d'autre de cette taille optimale, la rentabilité diminue

A force d'augmenter cette taille, on doit plus être très loin de l'optimum
par triste_lune, le Mercredi 10 Août 2022 à 13h20  
par Scrabble, le Mercredi 10 Août 2022 à 11h24
c'est un problème de maths :
La courbe de rentabilité en fonction de la largeur du wafer a une forme de U inversé
Heu ... source ?! parce que je là je vois pas ce qui justifie cette affirmation d'un point de vu mathématique pure, ta courbe en u inversé elle vient d'où ?

D'un point de vue technique ok, on sais peu être pas faire de manière fiable des wafers de taille supérieur pour l'instant.. mais avec des investissements et la recherche et développements les problème technique ça se résous, tant que l'on se heurte pas aux lois de la physique.

du coup je suis retombé sur un article de 2006 parlant de wafer de 450mm a partir de 2012 et 621mm en 2021 : un petit lien tout mignon

Sachant que le coup des composant est lié a la taille du wafer on pourrais payé notre matos moins chère si TSMC avais pas joué les finaux et les incompétents a la tête d'Intel durant la dernière décennie, n'étaient pas tombé dans le panneau.
Et si intel avais fait cavalier seul pour continuer, Samsung aurai certainement suivis, TSMC serais probablement resté dans leur ombre et surtout on payerais notre matos moins chère.

Bon pas sur que cela aurais aidé AMD a remonter la pente par contre


par atok, le Mercredi 10 Août 2022 à 12h28  
Une belle Guéguerre commerciale , si le môssieur dit vrai, TSMC à vachement bien prévue son coup, à l'époque. Quand on voit ce que l'entreprise vaut aujourd'hui !
Merci pour la news !
par Matthieu S., le Mercredi 10 Août 2022 à 11h37  
par Sombre en Provence-Alpes-Côte d'Azur, le Mercredi 10 Août 2022 à 10h52
J'aimerais votre avis pour savoir si ce que je comprend de l'article à du sens :
Faire des Wafer (les "tranches", les galettes d'où seront ensuite découper les puces électroniques de nos appareils electronique) de 450 au lieu de 300 augmente le rendement.
Par rendements, je comprend que la finalité est la production de + de puces issus des wafer par années.
Ce que je comprend aussi, c'est que Samsung et Intel ferait + de profit que TSMC en faisant cela.
Et de ce que je comprend : Faire " grossir " ces deux entreprises menacerait alors TSMC (acquisition ? délocalisation ? construction d'usines indépendante ?).
J'ai bon ?
En gros, ce que Chiang a expliqué, c'est que la taille du wafer est aussi un levier que les plus gros fondeurs ont utilisé pour mettre hors compétition les plus petits fondeurs, qui n'ont pas les moyens nécessaires (financiers et humains) pour rester dans cette course, position dans laquelle le TSMC de l'époque aurait potentiellement pu se retrouver face à Intel et Samsung si la conception du wafer 450 mm avait suivi son cours.
par Scrabble, le Mercredi 10 Août 2022 à 11h24  
par Sombre en Provence-Alpes-Côte d'Azur, le Mercredi 10 Août 2022 à 11h13
ok, ça serais donc une histoire d'investissement. Donc le 450 mn arrivera si TSMC estime qu'elle peut tirer un avantage face à d'autre fondeur, et que c'est le moment d'investir là dedans.
Il y a sans doute la raison politique évoquée dans l'article, mais sinon c'est un problème de maths :
La courbe de rentabilité en fonction de la largeur du wafer a une forme de U inversé : Elle tend vers 0 quand la largeur tend vers 0, ou quand la largeur tend vers l'infini
Entre les deux, elle doit avoir un maximum pour une largeur comprise entre 350 et 450
Si le différentiel de rentabilité effective entre le 300 mm et le 450 mm est trop faible, sauter le pas ne se justifie pas commercialement
par Sombre en Provence-Alpes-Côte d'Azur, le Mercredi 10 Août 2022 à 11h13  
ok, ça serais donc une histoire d'investissement. Donc le 450 mn arrivera si TSMC estime qu'elle peut tirer un avantage face à d'autre fondeur, et que c'est le moment d'investir là dedans.
par Un énarque des ragots embusqué, le Mercredi 10 Août 2022 à 11h01  
par Sombre en Provence-Alpes-Côte d'Azur, le Mercredi 10 Août 2022 à 10h52
J'aimerais votre avis pour savoir si ce que je comprend de l'article à du sens :
Faire des Wafer (les "tranches", les galettes d'où seront ensuite découper les puces électroniques de nos appareils electronique) de 450 au lieu de 300 augmente le rendement.
Par rendements, je comprend que la finalité est la production de + de puces issus des wafer par années.
Ce que je comprend aussi, c'est que Samsung et Intel ferait + de profit que TSMC en faisant cela.
Et de ce que je comprend : Faire " grossir " ces deux entreprises menacerait alors TSMC (acquisition ? délocalisation ? construction d'usines indépendante ?).
J'ai bon ?
Plus le wafer est grand et plus le risque de louper la "gravure" est élevé, cela engendre des couts certainement exhorbitant pour mettre au point et assurer la rentabilité d'un tel process. Intel pouvait assumer en ce temps la l'investissement mais pas TSMC apparement.