Voici la feuille de route proposée par l'IMEC pour l'ère d'Ångström

C'est le mois dernier lors du Future Summits 2022 que l'IMEC a causé de l'avenir de la production du semiconducteur, et des difficultés et solutions à envisager pour dépasser la barrière des 1 nm et entrer dans l'ère d'Ångström ! Une appellation déjà utilisée par Intel, notamment pour ses procédés 20A et 18A, mais qui sera sans doute également reprise par les autres fondeurs au fil des prochaines années. Pour l'anecdote, sachez qu'un Ångström correspondra à un dixième de millionième d'un millimètre, soit 0,1 nm. Y arriver et simultanément maintenir l'exactitude de la loi de Moore ne sera certainement pas chose aisée, cela impliquera l'usage de nouveaux matériaux, de technologies d'exposition avancée et le développement de nouvelles techniques de fabrication pour obtenir des structures de plus en plus petites et une densité encore plus importante. Voici le chemin suggéré par l'IMEC pour les 14 prochaines années ! 

On le savait déjà, le transistor FinFET n'aura pas sa place dans ce futur. Après des années de bons et loyaux services, il laissera sa place au GAAFET, qui devrait d'ailleurs entrer en service chez Samsung encore cette année, si tout va bien. Chez Intel ce sera à partir du procédé baptisé Intel 20A, mais le fondeur pour x ou y raison n'utilise pas l'appellation standard, mais préfère parler de RibbonFET. C'est pendant cette ère du transistor GAA que l'IMEC projette aussi le passage d'une conception Nanosheet à une structure Forksheet d'ici 2028 - une solution que le centre de recherche européen avait proposée fin 2019. Avec cette conception, les canaux « p » et « n » seront côte à côte et séparés uniquement par une paroi très mince. Cela permettra de réduire les niveaux de conducteur nécessaires pour connecter les transistors, mais il parait que cela sera un vrai défi à la production. Enfin, à partir de 2032, ce serait au tour du transistor CFET d'entrer en service. Il reprendrait majoritairement la conception Forksheet, mais qui aura été empilée sur un plan vertical. Et après ? Mystère. Énormément de recherche est déjà en cours pour préparer cet avenir incertain, notamment pour trouver les bons matériaux permettant de réaliser des structures ayant l'épaisseur d'une poignée d'atomes seulement... 

Toute cette évolution viendra aussi avec des changements dans la manière de traiter les wafers. À ce jour, un wafer est seulement exposé d'un seul côté. À l'avenir, il le sera des deux côtés pour la « gravure » des lignes d'alimentation électriques et de données. Intel appelle déjà cela le PowerVia. La technologie du fondeur devrait faire ses débuts en 2024. Cela permettra d'augmenter la densité et d'assurer le maintien d'une bonne intégrité des signaux. Ceci sous-entend bien évidemment que la complexité de la production augmentera encore significativement. En parallèle, la réalisation de puce en 3D devrait continuer et progressivement devenir la norme, avec pour prochaine étape l'empilement de designs différents. 

Avec tout ceci, il ne faudra pas oublier le rôle important qu'auront les futures machines High-NA-EUV d'ASML. Celles-ci permettront de produire encore plus dense, notamment en réduisant la distance entre même les plus petits conducteurs, jusqu'au 12 nm. Intel devrait être l'un des premiers sur le coup du High-NA. Les premières machines de première génération sont prévues pour être en place d'ici l'année prochaine, mais ce n'est qu'en 2026 qu'une exploitation avec production en volume devrait débuter avec la prochaine génération.  

Certains ne manqueront pas de dire que l'industrie arrive effectivement progressivement « au bout » de ce qui est réalistiquement envisageable, l'obligeant à d'immenses efforts et d'investissements très lourds pour obtenir ces procédés de fabrication « ultimes ». Peut-être est-ce vrai, allez savoir. Mais ces 14 prochaines années n'en seront pas moins intéressantes pour autant ! (Source)