COMPTOIR
  
register

Le node 3 nm a des chances de devenir le futur mainstream des semi-conducteurs

L'évolution de la gravure des semi-conducteurs continue son chemin, et l'exploitation de certaines technologies comme l'EUV permet d'améliorer le rendement et l'efficacité dans la production des dies. Mais l'aventure ne s'arrête plus au 7 nm, et certains fondeurs comme TSMC ou Samsung ont déjà annoncé la production de puces en 5 nm. Mais il semblerait que ce node ait une durée de vie plus courte que prévue, puisque les deux fondeurs ont chacun un 3 nm de prévu, voire du 2 nm en même temps. Mais si cette course aux transistors de petite taille a repris de plus belle, quels sont les intérêts réels à vouloir descendre aussi bas et aussi rapidement ?

 

Dans la réalité, il faut s'orienter vers la conception plus moderne des puces pour comprendre l'intérêt. Traditionnellement, les fondeurs avaient tendance à tout mettre dans un seul die, ce qui était largement faisable sur des gravures plus grosses. Mais réduire la taille n'a pas un intérêt immense sur l'ensemble des modules d'une puce, ce qui rend inutile de tout mettre à la même taille. C'est ce qui a poussé AMD a adopter une architecture par chiplet par exemple, considérant les I/O moins sensibles que les unités de calculs.

 

Multiplier les nodes permettrait donc d'obtenir des puces avec différents chiplets à des gravures différentes et optimisées selon les besoins. Ainsi, là où la vitesse prime, utiliser du 3 nm sera intéressant,  peut-être utiliser du 5 nm pour le contrôleur mémoire et rester en 7 nm pour les I/O. Une hypothèse parmi tant d'autres, qui montre que notre vision de la conception des puces devient très différente. À cela s'ajoute le développement des solutions en 2,5D et 3D, où ce genre de technique pourrait y avoir un intérêt. De plus, la production en chiplet permettra de standardiser des unités de calcul précises, comme un iGPU, du calcul de ray tracing ou des optimisations pour le machine learning. Tout un tas de besoins qui font qu'au lieu d'avoir une seule solution de gravure, une multitude avec chacun ses avantages et inconvénients sera plus intéressant pour le consommateur. (source : Semi engineering)

 

tsmc futur wafer voyant

Mais bien entendu, une partie des suppositions pour ce futur tiennent de notre bouliche de cristal

Un poil avant ?

Les cartes graphiques Intel arrivent dans le noyau Tux !

Un peu plus tard ...

Nous avons essayé • DeepCool MF 120 GT

Les 6 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Etropmej en Île-de-France, le Jeudi 25 Juin 2020 à 11h54  
par Un ragoteur sans nom embusqué, le Mercredi 24 Juin 2020 à 20h13
Tu n'es pas au bout de tes peines.

Rien que le passage du planaire au FinFET a déjà faussé le sens des "nm", à partir du 22nm (voire 32nm chez Intel), ça ne voulait strictement plus rien dire.
Le top serait un article (un comme on les aime) qui ferait suite à celui qui avait été posté il y a quelques jours sur la finesse de gravure. (+commentaires).

Bref, ce serait pas surprenant qu'on arrive à du "700 picomètre", mais on sait très bien que c'est impossible vu que la limite physique c'est 5nm.
par Un ragoteur RGB en Auvergne-Rhône-Alpes, le Mercredi 24 Juin 2020 à 22h04
De l'enrobage marketing pour au final produire des puces à une densité
figée à ~50 Mtr/mm2 pour des puces haute performance.

A l'avenir les concepteurs de puces ne devront plus se reposer sur les
fondeurs
pour améliorer sans effort les performances mais exploiter
judicieusement leur matière grise pour contourner les limites physiques.

En désespoir de cause, certains seront tentés de se satisfaire de matériaux
onéreux (e.g. hafnium, germanium, etc) dans le but de limiter au maximum
la prise de risque dans leurs investissements en R&D.

Un problème de taille se pose concernant cette stratégie paresseuse: le
risque géopolitique
relatif à l'approvisionnement de ces matériaux.
C'est un peu trop leur demander aux financiers de comprendre que le court termisme nous conduira à notre perte malheureusement, on le voit déjà avec le Corona et la mondialisation.
par luckydu43, le Jeudi 25 Juin 2020 à 07h58  
par davideneco, le Mercredi 24 Juin 2020 à 14h26
Le futur c'est le 1.4nm
A 1 ou 2 ordres de grandeur près, c'est pas une science exacte
par Unragoteursansespace en Auvergne-Rhône-Alpes, le Mercredi 24 Juin 2020 à 22h12  
par davideneco, le Mercredi 24 Juin 2020 à 14h26
Le futur c'est le 14 nm 8)
Fixed.
par Un ragoteur RGB en Auvergne-Rhône-Alpes, le Mercredi 24 Juin 2020 à 22h04  
De l'enrobage marketing pour au final produire des puces à une densité
figée à ~50 Mtr/mm2 pour des puces haute performance.

A l'avenir les concepteurs de puces ne devront plus se reposer sur les
fondeurs pour améliorer sans effort les performances mais exploiter
judicieusement leur matière grise pour contourner les limites physiques.

En désespoir de cause, certains seront tentés de se satisfaire de matériaux
onéreux (e.g. hafnium, germanium, etc) dans le but de limiter au maximum
la prise de risque dans leurs investissements en R&D.

Un problème de taille se pose concernant cette stratégie paresseuse: le
risque géopolitique relatif à l'approvisionnement de ces matériaux.
par Un ragoteur sans nom embusqué, le Mercredi 24 Juin 2020 à 20h13  
Au final la nomenclature de la gravure ne voudra plus rien dire si ils font cela, comment mettre un gros bordel dans les esprits et aussi dire des tailles de gravure qui sont au final fausse.
C'est toujours plus facile de faire du faux que du vrai, franchement je ne suis pas fan.
Déja qu'un 7 nm tsmc est un 10 nm intel et 5 nm sera en fait un 7 nm intel, donc bon, je suppose que le
3 nm sera donc un 5 nm intel.
Mais si c'est au final pour se retrouver avec les 3/4 de la gravure 7 ou a 5 nm, bof, bof.A voir, tant qu'on gagne en performance et consommation.
par davideneco, le Mercredi 24 Juin 2020 à 14h26  
Le futur c'est le 1.4nm