Intel Architecture Day 2020 • Les nouveaux plans des bleus, 18 mois plus tard

Machine learning et Xeon : passez votre chemin, il n’y a rien de neuf !

Alors que les FPGA avaient de quoi mettre l’eau à la bouche pour les principaux concernés, la partie destinée aux serveurs de calcul professionnels a été bien moins fournie. En effet, l’architecture interne des futurs Xeon n’a pas été abordée (en particulier, pas de mention du nombre de cœurs maximum), tout juste sait-on que les Xeon Ice Lake devraient enfin arriver avant la fin d’année, qu’ils supporteront le PCIe 4.0 ainsi que le chiffrement complet de la mémoire (TME) ; et que le successeur, Sapphire Rapid, utilisera de la DDR5, du PCIe 5.0 et les extensions AMX dédiés au calcul matriciel. Énumérée comme cela en vrac, la liste peut sembler longue, mais ce n’est ni plus ni moins que ce que les fuites annonçaient précédemment : difficile de retenir notre déception.

Nous retiendrons tout de même CXL, le remplaçant de l’UPI, une nouvelle mise à jour de l’interconnect entre CPU ou CPU-FPGA, permettant de simuler uin espace RAM unique pour tous les appareils reliés, moyenne au accès hétérogène en fonction de l’adresse demandée. Pour plus de précisions, les spécifications sont déjà disponibles sur le site officiel, et les premières nouvelles à ce sujet datent de juillet 2019.

Côté IA, ça bouge ?

Tout comme les Xeons, Intel ne peut matériellement pas afficher de la nouveauté partout : ainsi, les efforts du côté de l’apprentissage automatisé résultant des multiples rachats de start-up n’ont clairement pas eu le temps de déboucher sur de nouveaux prototypes, et les plans des bleus prennent ici la couleur du résumé plus que de la roadmap.

Certes, Intel possède une base logicielle solide, notamment grâce aux nombreux développeurs employés par la firme et les excellents pilotes mis à disposition, en particulier dans la sphère libre avec une collaboration étroite au niveau du noyau Linux. Citons également oneAPI, un ensemble de bibliothèques et d’utilitaires à tout faire permettant aux développeurs de se sentir accompagnés par le matériel lors de la mise au point de nouveaux programmes.

Néanmoins, tout cela n’est pas vraiment nouveau, loin de là, et ce ne sont pas les quelques annonces marketing visant à illustrer les changements à l’œuvre dans les algorithmes de machine learning qui vont venir faire écran de fumée, tout aussi révélateurs que ces graphiques soient.

La liste de course continue avec l’ensemble des produits permettant d’accélérer les réseaux de neurones, dont, finalement, seuls les Xeon et X^e sortent à 100 % de la maison mère (les FPGA provenant du rachat d’Altera, Myriad et Habana des start-up du même nom). Rien de bien étonnant à cela vu la jeunesse du domaine, mais il est difficile de nier que ces bousins manquent de liant, et ce n’est pas la mention « BFLOAT16 » déjà vue et revue qui rajoutera de la cohérence à cette gamme. Tout cela n’a cependant rien d’alarmant — nous sommes très loin des déboires du 10 nm ou de feu Larrabee — et s’explique par le fait que les plannings de ces jeunes divisions ne correspondent pas encore au rythme des annonces de la maison-mère, d’où une partie plus « vide » les concernant.

La preuve en est donnée avec les expérimentations Loihi : loin de toute commercialisation, ces puces visent simplement à effectuer des recherches plus ou moins fondamentales sur les réseaux neuromorphiques, c’est-à-dire copiant au maximum le cerveau humain. Rien de bien nouveau dans ces annonces — la recherche ne va pas au même rythme que l’industrie —, et c’est bien cette maxime qui explique le peu de changement à ce niveau. Inutile de chercher à annoncer à tort et à travers de nouveaux produits quand l’atmosphère est davantage centrée sur l’organisation interne de ces boites !