Les Xeon ne sont pas arrivés seuls, Intel avait aussi des SSD, des modules Optanes et des FPGA !

Alors que les Xeon de troisième génération viennent tout juste d’être dévoilés, Intel avait en fait d’autres choses pour les accompagner dans son sac, et ce, sur tous les fronts sur lequel se bat la firme : mémoire, via les déclinaisons DIMM et SSD de la 3DXPoint, et FPGA.

Cette nouvelle génération se nomme Intel Optane PMem 200 Series, qui fait assez logiquement suite à la série 100. Le principe reste le même : utiliser de la mémoire flash (les détails d’implémentation ne sont pas connus, mais vraisemblablement de type 3DXPoint de seconde génération) pour stocker les variables habituellement en RAM, à deux différences près. D’une part, les performances restent un cran inférieures à celles des modules DDR4 classique, et, de l’autre, les données ne sont plus liées à la mise sous tension de l’ordinateur : comprenez que, en interne, l’état de la mémoire reste identique après un redémarrage, ce qui offre de nouvelles opportunités quant à l’analyse de crash notamment. Deux modes de gestion de cette mémoire sont disponibles : le mode « App Direct », qui expose aux programmeurs la topologie non uniforme de la RAM, ou le mode « Memory » qui laisse le système d’exploitation gérer pour utiliser la DRAM classique comme un cache L4, et les modules Optane comme la vraie RAM.

Pour ce qui est des barrettes disponibles, comptez des capacités de 128 Go, 256 Go et 512 Go, supportant respectivement 56 Po, 74 Po et 60 Po d’écriture par jour minimum (charge 67 % lecture et 33 % écriture par blocs de 64 o), chiffre à multiplier par 7 pour une charge d’écriture uniquement par blocs de 256 o, le tout sous une garantie de 5 ans. Niveau bande passante brute, les débits sont annoncés à 0,56 Go/s, 0,79 Go/s et 0,65 Go/s en écriture sur blocs de 64 o, une valeur qui grimpe à 2,25 Go/s, 3,15 Go/s et 2,60 Go/s pour des écritures par blocs de 256 o. Enfin, ces performances ne sont pas fournies sans un coût (énergétique), et c’est ainsi que nous retrouvons une valeur de TDP pour des barrettes : 15 W pour les 128 Go, et 18 W pour les autres.

Au niveau des performances, ces nouvelles barrettes offriraient un débit au maximum 40 % supérieur selon la firme sur le logiciel Intel Memory Latency Checker (MLC), opérant en mode App Direct. Pour une valeur moyennée, les gains tombent à 20 % (même logiciel) Reste à voir ce qu’il en sera en pratique !

Pour les SSD, nous restons sur de la mémoire, mais dans un autre format : de la NAND 3D type TLC à 96 couches utilisée dans des modules NVMe compatibles PCIe 4.0 — pour le bonheur des professionnels. Deux séries sont disponibles pour implémenter ces puces : la D7-P5500 et la D7-P5600, la première misant sur les performances là ou la seconde se réserve un peu d’espace afin d’afficher des fortes valeurs de durée de vie. Format professionnel oblige, dites bonjour au U.2, aux performances dignes du prix inaccessible aux particuliers (et non dévoilé encore) et à certaines fonctionnalités comme des corrections d’erreurs ou la prise en charge native du chiffrement selon la norme AES-XTX 256-bit.

Enfin, côté FPGA, c’est aux Stratix 10 qu’il faut faire confiance. Ces derniers ne sont pas totalement nouveaux, puisque leurs caractéristiques avaient déjà été annoncées en septembre dernier pour une version 14 nm nommés Stratix 10 MX, combinés deux mois plus tard en une version à deux dies, les Stratix 10 DX. Cette fois-ci, les nouveaux venus répondent au doux patronyme de Stratix 10 NX, et... sont toujours en 14 nm.

Toujours à base de chiplets liés selon la technologie EMIB des bleus consistant à intégrer du silicium dans le package, sous les dies, afin de permettra la communication entre les divers organes. Sinon, la principale amélioration réside dans les AI Tensor Block, des versions boostées aux hormones des DSP (Digital Signal Processing) habituellement présents dans ces bousins, ici dédiés au machine learning. Sur papier, ces blocs seraient 15 fois plus puissants sur des entiers 8-bit que les DSP, tout en supportant les additions-accumulation 32-bit, entières ou flottantes, ainsi que les nombres flottants sur 12 et 16 bits. Également, il sera possible d’utiliser conjointement plusieurs de ces blocs afin de pouvoir travailler sur des matrices de grandes tailles. Pour le reste, Intel est avare d’informations, tout juste sait-on que la HBM est toujours de la partie, et que les transcievers présents peuvent mouliner selon la technologie PAM4 à 58G, pour ceux à qui ces termes parlent !

Si, d’un côté, nous ne pouvons qu’être satisfaits des avancées de la firme sur les activités hors CPU, une telle annonce groupée a de certains airs d’écran de fumée, surtout lorsque la date coïncide avec le lancement d’un refresh de la gamme du concurrent. Un réel rebond, ou une tentative désespérée ? L’avenir nous le dira...