COMPTOIR
register

Composé par ————— —— 12215 vues

AMD passe au 2 nm et ouvre la voie à Zen 6

AMD s’offre une première mondiale : un CCD en 2 nm signé TSMC. Il ne s’agit pas du cœur d’un Ryzen, mais d’un processeur EPYC Venice — nom de code de la sixième génération de puces pour centres de données.

venice n2 amd tsmc

Les EPYC actuellement en circulation sont les Turin (série EPYC 9005). Ils se déclinent en version Embedded depuis mars 2025. Comme les Ryzen 9000, ils reposent sur l’architecture Zen 5.

Dans son communiqué, AMD précise que ce « processeur EPYC de nouvelle génération, nom de code Venice, est le premier produit HPC de l’industrie à avoir franchi les étapes de production et de validation sur le procédé 2 nm (N2) de TSMC ».

Le lancement officiel est prévu pour 2026. AMD ne précise pas encore l’architecture CPU embarquée, mais tout indique qu’il s’agira de Zen 6 — une évolution qui pourrait, côté grand public, faire grimper le nombre de cœurs sur les prochains Ryzen.

Le N2 marque une étape majeure : c’est le premier procédé de TSMC à intégrer des transistors gate-all-around (GAA). Il promet jusqu’à 35 % de gain énergétique, 15 % de performances en plus à puissance équivalente, et une densité de transistors accrue de 15 % par rapport au N3 (3 nm).

Ce n’est pas tout. AMD a également officialisé la production de ses EPYC de 5e génération en 3 nm dans l’usine Fab 21 de TSMC, en Arizona. Une décision en ligne avec les efforts de relocalisation industrielle observés également du côté de NVIDIA.

Lisa Su résume :

TSMC est un partenaire clé depuis de nombreuses années (...). Être un client HPC de premier plan pour le procédé N2 et pour la Fab 21 de TSMC Arizona est un excellent exemple de notre collaboration pour stimuler l’innovation et fournir les technologies avancées qui alimenteront l’avenir de l’informatique.

Un poil avant ?

NVIDIA officialise ses RTX 5060 Ti et RTX 5060, et casse enfin les prix

Un peu plus tard ...

Dark Mount et Light Mount : be quiet! dévoile ses premiers claviers

Les 6 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur bio embusqué ••, le Mercredi 16 Avril à 18h45  
par Un ragoteur du Barbouzes club en Île-de-France ?? le Mercredi 16 Avril à 09h18
Apperement d'après anandtech, le rapport de semiwiki sur la conférence IEDM où Geoffrey Yeap a fait cette annonce : il s'agit de deux types de librairie de cellules différentes : 'tall cell' et 'short cell' et donc les deux ne sont pas fait en même temps pour un même élément : concevoir avec du 'short cell' permet à vitesse égale de réduire la consommation (de 30%) et d'optimiser l'espace (de 15%) , tandis que les composants de la librairies 'tall cell' permettent d'atteindre 15% de performances supplémentaire à même consommation (parce qu'il doivent permettre des fréquences plus élevés je pense).
Historiquement, ça a toujours été plus loin que les bibliothèques pré-compilées, les caractéristiques de chaque transistor sont paramétrables en fonction des caractéristiques qu'on en attend (slew rate, Rds, courants de fuite, "charge" de la grille et capacité de pilotage...)

À côté de ça, les bibliothèques, c'est "juste" des notices de boîtes de briques en plastique empilables pour faciliter la synthèse d'un projet de grande envergure (à l'image en dev des classes fournies par un tiers et dont on a en règle générale pas les détails du fonctionnement interne).
par Un ragoteur de transit au Québec ••, le Mercredi 16 Avril à 11h52  

par Un ragoteur du Barbouzes club en Île-de-France ••, le Mercredi 16 Avril à 09h18  
par Un ragoteur bio embusqué ?? le Mardi 15 Avril à 19h56
La liste des bénéfices permis par le process est incorrecte : il n'est pas possible à la fois de "consommer 35% de moins" et de "gagner 15% de performances à consommation égale"...
...
Apperement d'après anandtech, le rapport de semiwiki sur la conférence IEDM où Geoffrey Yeap a fait cette annonce : il s'agit de deux types de librairie de cellules différentes : 'tall cell' et 'short cell' et donc les deux ne sont pas fait en même temps pour un même élément : concevoir avec du 'short cell' permet à vitesse égale de réduire la consommation (de 30%) et d'optimiser l'espace (de 15%) , tandis que les composants de la librairies 'tall cell' permettent d'atteindre 15% de performances supplémentaire à même consommation (parce qu'il doivent permettre des fréquences plus élevés je pense).
Après c'est aux concepteur de voir comment ils utilisent ces différents éléments. Mais du coup il ne s'agit pas directement des deux en même temps : ce n'est pas adaptatif en temps réel : l'usage destiné est je pense les processeurs avec la distinction cœur efficace cœur performance. (exemple : 2 cœurs performance utilisant des 'tall cell' et 6 cœurs efficace utilisant les 'short cell').
D'ailleurs les EPYC zen5 ont ces deux types de cœurs appelés cœur zen5 pour ceux tournés vers la perf et cœur zen5c pour ceux tournés vers l'efficacité et la densité.
Ils s'agit aussi de proc HPC donc on tourne vers le 64 cœurs 192 cœurs, et 15% de place supplémentaire ça peut faire quelques cœurs supplémentaires tout en consommant moins. (mais je ne sais pas vraiment ce que sont c'est chiffres : Est-ce valable sur tous les composants de la librairie ou est ce une moyenne ? Pondérée ? ).
par Un ragoteur qui draille des Hauts-de-France, le Mardi 15 Avril à 21h55  
35% d'économie d'énergie ? C'est bien assez pour placer 2C de plus sur chaque gamme.
par Un ragoteur qui aime les BX en Île-de-France, le Mardi 15 Avril à 20h21  
par Un ragoteur bio embusqué ?? le Mardi 15 Avril à 19h56
La liste des bénéfices permis par le process est incorrecte : il n'est pas possible à la fois de "consommer 35% de moins" et de "gagner 15% de performances à consommation égale"...

Ces chiffres sont au final assez peu glorieux, car il sera compliqué de tirer partie des 35% d'efficacité énergétique de la seule borne qui importe avec seulement un gain de 15% en densité (au doigt mouillé, je dirais qu'il faudrait plus de 50% de gain de densité, pour autoriser le "chômage technique des transistors", en notant au passage que le parallèle avec la société est flagrant).
1.15*1.15=1.32

par Un ragoteur bio embusqué ••, le Mardi 15 Avril à 19h56  
La liste des bénéfices permis par le process est incorrecte : il n'est pas possible à la fois de "consommer 35% de moins" et de "gagner 15% de performances à consommation égale"...

Ces chiffres sont au final assez peu glorieux, car il sera compliqué de tirer partie des 35% d'efficacité énergétique de la seule borne qui importe avec seulement un gain de 15% en densité (au doigt mouillé, je dirais qu'il faudrait plus de 50% de gain de densité, pour autoriser le "chômage technique des transistors", en notant au passage que le parallèle avec la société est flagrant).