Des infos sur les prochains EPYC Zen 4 Genoa-X et Bergamo |
————— 01 Septembre 2022 à 13h04 —— 11290 vues
L'info n'est pas officielle. On sait par une roadmap AMD, que Genoa-X arrivera en 2023, souvenez-vous, ce sont les puces EPYC basées sur Zen 4 en 5 nm, et épaulées par de la mémoire 3D V-Cache. La sphère Twitter a répertorié les 4 références qui devraient être lancées. En haut, on retrouve du 96 coeurs et 192 threads, comme Genoa, mais avec 768 Mo de cache en plus des 384 Mo de L3. Le reste est constitué par des CPU de 16 à 32 coeurs, et donc de 32 à 64 threads, conservant malgré tout les 768 Mo de cache.
Mais ce n'est pas tout, Bergamo également fait son apparition sur ces fuites. Pour rappel, c'est la génération identique à Genoa mais spécialisée Cloud, avec du Zen 4 gravé en 5 nm, mais il n'ets pas impossible que ça vire au 4 nm qui reste de la même famille que le 5 nm, juste une optimisation. Ce gain d'espace devrait permettre de caler encore plus de coeurs sur un CPU EPYC ayant les mêmes dimensions. La légende dit même qu'en haut de la série Bergamo se cache un CPU qui aurait 128 coeurs et 256 threads. Nous avons fait un tableau récapitulatif, incluant les TDP. Avec autant de trucs dedans, ils sont forcément élevés, de 320 à 400 W en piochant dans ces deux gammes à venir.
| EPYC (B ou G) | Coeurs/threads | cache (Mo) | frequences (GHz) | tdp (W) |
|---|---|---|---|---|
| 9754 (B) | 128/256 | 256 | 2.05/3.2 | 360 |
| 9734 (B) | 112/224 | 256 | 2/3.0 | 320 |
| 9684X (G) | 96/192 | 1152 | pouet | 400 |
| 9384X (G) | 32/64 | 1152 | paf | 320 |
| 9284X (G) | 24/48 | 1152 | ploc | 320 |
| 9184X (G) | 16/32 | 1152 | pwaloq | 320 |
Forcément, ça envoie du pâté, et ça ne risque pas de faire les affaires d'Intel, lui qui est déjà en retard avec Sapphire Rapids, et qui va devoir se palucher deux générations violentes. Pour autant, ce qui fait aussi la différence sur ce segment, c'est la logistique, le suivi, et la mise en oeuvre de moyens pour assurer les réparations et la maintenance. À ce jeu, Intel a une grosse expertise, mais AMD a lui aussi évolué avec des plateformes solides et fiables.
Le Pentium 4, en raison de son pipeline énorme, induisant des erreurs de branchement très coûteux, en bénéficiait bien.
L'Atom était très simple (in-order, pipeline court, peu d'unités), mais bénéficiait énormément du SMT pour une autre raison : le front-end était in-order, ce qui faisait qu'il peinait à alimenter le back-end à 100%.
Pour l'AVX, il ne s'agit que d'instructions : les processeurs traduisent le code machine dans un langage interne, spécifique au CPU : il s'agit d'amener les bonnes données dans la bonne unité d'exécution, pour faire le calcul correspondant. Tout cela est micro-codé, ça ne coûte pas tant que cela d'en rajouter (l'AMD64 est déjà énorme et bouffi).
Ensuite, du côté unité de calcul, la FPU est généralement tronquée, comme je l'avais déjà écrit. Elle fait moins de calculs par cycle, ou demande plus de cycles pour faire la même opération. Cette FPU, c'est précisément ce qui sert à exécuter l'AVX, le SSE, etc.