Zen3 gagnerait encore 10 à 15 % d'IPC via des CCX deux fois plus gros

Après les rumeurs concernant la prochaine génération de CPU Comet Lake, voilà que le vent des rumeurs tourne et souffle désormais en direction du concurrent, AMD. Et, pour une fois, il s’agit d’informations potentielles concernant la future architecture, bien sûr encore non authentiques, mais plutôt détaillées, et, il faut le dire, alléchantes.

En effet, il serait encore une fois question d’IPC, cette mesure à la mode permettant de quantifier la capacité d’une microarchitectures à extraire toujours plus de performance à fréquence fixée. Nous vous avions par ailleurs déjà évoqué la pertinence de cette métrique et ses limites lors de rumeurs similaires concernant Ice Lake, où l’augmentation marketée était 18 % d’IPC. Cette fois-ci, il serait question de 10 à 15 % d’IPC supplémentaires pour la future génération Zen3 des rouges. Comment arriver à ce chiffre ? Dans un premier temps, nous pensons aux améliorations au niveau des unités de calcul et de pipeline d’exécution, permettant, tout comme Ice Lake, d’augmenter le nombre de micro-ops exécutés simultanément, cependant les bruits de couloirs nous attirent dans une autre direction. Hé oui, dans un second temps, une augmentation de l’IPC peut être liée.... au cache — c’est d’ailleurs en partie le cas sur Ice Lake, avec le niveau L1D qui passe de 32 ko à 48 ko.

Ici, c’est du L3 dont il est question, qui passerait à 32 Mo par CCX, contre 16 auparavant. Magique ? Pas du tout : ces regroupements de cÅ“urs évolueraient simplement de 4 cÅ“urs à 8 cÅ“urs, rendant ainsi identique la quantité de cache totale. Néanmoins, dans les applications monothread utilisant massivement la mémoire, les gains devraient être au rendez-vous. Impossible de deviner si ces améliorations seront effectives en jeu ou non, par contre...

Sur l’implémentation prévue pour les serveurs, nommée Milan, les dies resteraient des octocores, signifiant que l’organisation globale de Chiflet serait conservée. Néanmoins, mieux vaut ne pas espérer ces produits pour les mois prochains, car les bruits de couloir annoncent un état de l’implémentation encore préliminaire, avec notamment des dysfonctionnements au niveau du SMT — la technologie permettant de faire tourner plusieurs cœurs logiques sur un cœur physique.

Enfin, notre commère n’en a pas fini avec les ragots, puisque Zen4 est également sujet à moult discussions. Cette quatrième évolution apporterait, elle, une réelle augmentation du cache avec un L2 de 1 Mo, un nouveau socket et le support de l’AVX-512, le tout bénéficiant du 5 nm pour augmenter de nombre de cÅ“urs par puces. Prometteur ! (Source : AdoredTV)