Test • AMD Ryzen 9 7950X, 7900X, Ryzen 7 7700X & Ryzen 5 7600X : Zen 4, AM5, X670E, B650E & DDR5

• DDR5, caches, buffers : la mémoire n’est pas en reste

Si l’intérieur du cœur est optimisé pour pouvoir calculer toujours plus rapidement, il faut à tout prix éviter une situation de famine, c’est-à-dire un blocage de ce dernier faute de données sur lesquelles travailler. En effet, l’accès à une variable en RAM est coûteux (de l’ordre de la centaine de cycles), c’est pourquoi un processeur utilise un mécanisme de cache pour rapprocher les données les plus utilisées dans des zones de moins grande taille, mais aussi plus facilement accessibles par les cœurs. Pour limiter le goulot d’étranglement mémoire, rien de plus simple : outre le passage à la DDR5 (sur lequel les améliorations se limitent à un débit plus important) il faut gonfler ces caches ! Regardons ensemble comment cela se traduit concrètement sur Zen 4.

Dans les cœurs : des queues plus larges, épicétout

N’y voyez pas un sens vicieux, ces queues sont la traduction de queue, des mémoires tampons permettant à des données de transiter, en l’occurrence entre la mémoire et les unités de chargement/rangement. Pour la Load Queue, l’élargissement est de 22 % (passage de 72 à 88 entrées), alors que la Store Queue ne bouge pas. Par contre, le TLB (buffer de table des pages, permettant d’améliorer la latence d’accès lors des changements de threads sur des cœurs) de niveau L2 prend 50 % de capacité, avec 3k entrées.

Plus loin des cœurs : de la DDR5, et un mégot de L2

Bien que le L2 fasse techniquement partie du cœur (contrairement au L3 qui fait partie de ce qu’on nomme l’uncore, avec une fréquence qui lui est propre), nous abordons ses modifications séparément pour des questions de lisibilités. En effet, ce L2 progresse largement en passant de 512 kio à 1024 kio ; mais, en contrepartie, la latence augmente également pour passer de 12 à 14 cycles. Par conséquent, le L3 est également ralenti (50 cycles d’accès au lieu de 46), bien que sa capacité reste fixée à 4 mégots par cœur, toujours de type victime et partagé entre CCX (donc die) seulement. AMD est toutefois très satisfait d'avoir limité à uniquement 2 cycles, la pénalité liée au doublement du L2.

Du côté de la DRAM, le passage à la DDR5 (officiellement 5200 MTr/s maximum, mais bien plus avec les profils d’overclocking) devrait apporter un gain conséquent en débit, bien que cela dépende de la fréquence du kit installé. Notez l’absence de compatibilité DDR4 : de quoi faire s’envoler le prix de la plateforme… Mais réaliser des économies au niveau de la gravure ; d’autant plus que — nous l’avons vu avec Alder Lake — cette mémoire est un prérequis pour permettre à l’architecture d’exprimer son plein potentiel. 

Et le die I/O, alors ?

Outre la liaison DDR5, le cIOD (chiplet dédié aux entrées/sorties) évolue également sur d’autres aspects. La grande nouveauté réside dans l’intégration d’une partie graphie RDNA2 rendant tous les CPU de la gamme utilisable sans GPU dédié ; mais il ne faut pas se fier à sa microarchitecture : avec seulement 2 CU, n’espérer pas y lancer un quelconque jeu gourmand. Par contre, les décodeurs/encodeurs H264/HEVC et AV1 (uniquement décodage) sont bien présents, tout comme le support du DP sur USB Type-C, ou encore la 4K 60 Hz.

Notez également l’intégration dans le cIOD du flash du BIOS en USB et l’optimisation de l’Infinity Fabric — quoi que cela veuille dire. Le PCIe 5.0 est bien de la partie, avec 28 lignes en sortie, 16 pour le GPU, 2x 4 pour les périphériques ainsi que 4 pour le chipset sur lesquelles nous reviendrons dès la prochaine page. Enfin, l’USB 3.2 est également présent (dommage pour l’USB 4, mais AMD semble encore peiner avec l’intégration du Thunderbolt, base de cette version) : de quoi offrir largement assez de connexions pour les aficionados du stockage.

Voilà pour ce qui est de la mémoire et le cIOD, rendez-vous à la page suivante pour apprendre tous les secrets des plateformes, X670(E) et B650(E).