Les chiplets en 3D chez TSMC ? C'est pour bientôt ? |
————— 01 Octobre 2019 à 18h51 —— 11161 vues
Les chiplets en 3D chez TSMC ? C'est pour bientôt ? |
————— 01 Octobre 2019 à 18h51 —— 11161 vues
Dans le jeu des finesses de gravure, TSMC a pris une jolie longueur d'avance avec un procédé 7 nm au point ayant permis pour la première fois d'intégrer un design conçu autour de la notion de chiplets - et non, les Pentium D ne comptent absolument pas dans la discussion ! - aussi bien que des dies plus massifs tels ceux de la Radeon VII.
Mais ce n'est pas fini : la firme ne compte pas se reposer sur ses lauriers, et a présenté dans un évènement privé sa feuille de route. Après ces pucelettes disséminés sur le substrat, le principe est désormais de les empiler afin de former des structures tridimensionnelles actives. Un prototype en 7 nm FinFet, réalisé en collaboration avec ARM - en voilà un qui frappe décidément à toutes les portes - et basé sur la technologie CoWoS (Chip-on-Wafer-on-Substrate, un terme pas vraiment nouveau) a déjà été réalisé et a mouliné en interne avec succès à 4 GHz : respect ! Cependant, il ne comporte que deux couches et relève donc de ce qui est nommé la 2,5D : un petit nombre de couches reliées entre elles par une poignée de contacts.
Bien que le modèle de présentation soit un multicœur à destination des serveurs haute-performances (4 Cortex A-72) nous pouvons à juste titre douter que de tels empilements puissent être utilisés sur des CPU ou GPU du fait du dégagement thermique considérable. Par contre, les applications dans le domaine de l'informatique ou de la téléphonie mobiles sont prometteuses : davantage de densité et moins de consommation, cela se refuse difficilement !
Dans le futur, la firme a en outre de nouvelles armes dans sa besace : la taille du réticule - composante principale limitant la taille maximale d'une puce - devrait bientôt doubler, partant d'une surface déjà respectable de 835 mm² ; et les technologies de communication inter-chiplet devraient également subir une refonte conséquente dans le but d'augmenter le débit (il se murmure une bande passante de l'ordre de 1,6 Tb/sec/mm² en version die-à-die). Des progrès sûrement appétissants pour les générations futures, reste à patienter pour voir l'implémentation qui en tirera profit ! (Source : EETimes)
Ça monte, ça monte ; toujours plus haut !
Un poil avant ?Après Tesla, Alibaba fait aussi ses propres puces de Machine Learning | Un peu plus tard ...Intel se paye encore une pointure du marketing pour ses troupes... |