Arm dévoile sa nouvelle génération de cœurs CPU Neoverse

Arm a présenté ses cÅ“urs de CPU de nouvelle génération pour les processeurs des centres de données. Le Neoverse V3 cible le segment du HPC (high performance computing) ; le Neoverse N3 est optimisé pour la performance par watt sur la 5G, les réseaux d'entreprise et les charges de travail en périphérie d'infrastructure ; le Neoverse E3 se destine aux applications à faible consommation d'énergie. Outre ces nouveaux cÅ“urs, Arm a défini ses Compute Subsystems (CSS), qui se composent de cÅ“urs de CPU, de mémoire, d'E/S et d'interfaces d'inter-connexion. Ce sont des plates-formes « clef en main » en quelque sorte, qui rassemblent la plupart des composants nécessaires à l’élaboration d’un système.

Neoverse V3

Pour le cœur Neoverse V3, Arm promet une hausse des performances comprise entre 9 et 16 % pour un système à 32 cœurs par rapport au Neoverse V2 (un type de cœurs notamment utilisé par la GH200 de NVIDIA). Pour l’analyse de données IA, las gains s’envolent même à 84 % selon les simulations d’Arm.

Le CPU Neoverse V3 d'Arm est basé sur l'architecture du jeu d'instructions Armv9-A (v9.2) améliorée par l'extension SIMD SVE2. Il est équipé d'un cache L1 de 64 Ko + 64 Ko (instructions + données) ainsi que d'un cache L2 de 1 Mo / 2 Mo / 3 Mo ECC (code correcteur d'erreurs).

Le CSS Neoverse V3 comprend 64 cœurs Neoverse V3 ; un sous-système de mémoire prenant en charge de la DDR5 / LPDDR5 et HBM à 12 canaux, 64 lignes PCIe Gen5 avec support CXL, des interconnexions puce à puce (UCIe 1.1 et / ou des PHY personnalisés). Les concepteurs peuvent intégrer jusqu’à 128 cœurs Neoverse V3 par socket.

Neoverse N3

Le cÅ“ur Neoverse N3 utilise aussi l’architecture Armv9.2 avec SVE2. Il autorise un cache L1 de 32 Ko / 64 Ko + 32 Ko / 64 Ko  (instructions + données) ainsi qu'un cache L2 d'une capacité de 128 Ko à 2 Mo, toujours ECC.

En matière de performance, les estimations d’Arm aboutissent à des hausses comprises en 9 % et 30 % pour une simulation à 32 cœurs comparativement à des cœurs Neoverse N2. De nouveau, le plus gros décalage est à chercher du côté de l'analyse des données d'IA, avec un écart de 196 % en faveur des nouveaux cœurs.

Un CSS N3 comprend jusqu'à 32 cœurs N3, quatre canaux de mémoire DDR5 / LPDDR5, 32 lignes PCIe Gen5 avec prise en charge CXL, des liens die-to-die et UCI 1.1. Pour une telle solution, Arm renseigne un TDP susceptible d'être abaissé à 40 W.

Concernant le CPU E3, il est simplement mentionné sur les diapositives ; il n’a pas eu droit à une présentation détaillée pour le moment.