COMPTOIR
  
register

×

foveros slide t

Vers l'essor des packages 3D en 2019 ?
foveros slide t

Pour le grand public, les packages tridimensionnels restent encore timides, réservés à des produits très haut de gamme, comme la HBM sur les Fury et VEGA nécessitant un interposer, ou plus récemment sur la plateforme Lakefield (connu également sous le nom de Foveros) présentée à l'Architecture Day et au CES.

 

foveros slide t [cliquer pour agrandir]

Foveros, ou comment coller des dies ensemble

 

Commençons par clarifier la chose : le terme 3D peut être trompeur : par exemple, les transistors FinFET possèdent déjà une structure tridimensionnelle - c'est justement ce qui permet d'atteindre des finesses nommées "10nm" ou "7nm", ce qui correspondrait à la taille de gravure nécessaire pour atteindre une densité équivalente sur des transistors planaires. Fort heureusement, le marketing n'est pas passé par là, et les CPU FinFET sont bel et bien 2D. Pour monter dans la troisième dimension, il n'y a pas 50 solutions : empiler des couches (comme sur Foveros, mais aussi sur certains FPGA par exemple), cas dans lequel on se retrouve avec une structure "2,5 D". Cela signifie simplement que la troisième dimension est segmentée, et donc que le design se fait sous très fortes contraintes sur cette dimension-là. Pour cela, plusieurs solution : il est possible de poser des substrats sur un interposer, ou directement de coller plusieurs gravures les unes au-dessus des autres, méthode en préparation chez certains fondeurs. La HBM en est un parfait exemple : chaque couche est indépendante, la communication ne s'effectuant que par des TSV (Through-Silicon-Via). Cependant, de nouvelles technologies ont permis des avancées significatives pour la réalisation de puces 3D, ouvrant la porte à de nouveaux designs pour un futur proche, citons par exemple les "cubes de SRAM" chez GlobalFoundries.

 

wafer 28nm gf

Des gaufres 3D, un régal pour nos PC ?

 

Selon SemiEngineering, ces techniques de packaging de puce avancées vont connaitre une forte croissance à partir de 2019, débutée par AMD avec ses puces multi-dies. Avec un marché de 68 milliards de dollars prévu pour 2019 (soit une hausse annuelle de 3,5%) rien que pour le packaging des puces (pour la fabrication de ces dernières, pas pour les mettre dans un carton rouge avec marqué gamer !), nul doute que la moindre innovation soit accueillie avec enthousiasme. Vivement que cela se concrétise dans des prix moins élitistes sur desktop !

Un poil avant ?

On aura des nouvelles de Navi en 2019, c'est une certitude !

Un peu plus tard ...

AMD dément les 5000 exemplaires de Radeon VII

Les 8 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur du Grand Est, le Vendredi 18 Janvier 2019 à 11h11  
La dissipation thermique du silicium joue quand et jouera toujours tant qu'on utilisera du silicium comme substrat puisqu'il faut bien faire passer la chaleur depuis l'endroit où elle est produite jusqu'à ces microtube ou caloducs ou plaques de graphène ou peut importe ce qu'ils mettront. Il y aura toujours une épaisseur de silicium à traverser...
par Jemporte, le Jeudi 17 Janvier 2019 à 11h06  
Je crois me souvenir qu'il y a 20/30 ans IBM avait une techno pour les (futurs) chips multicouches qui faisait passer une grillage de tubes microscopiques au travers des chips 3D. Donc autant pour la limite de dissipation thermique du silicium, y'a moyen de la contourner.
Idéalement, on pourrait avoir sur Ryzen 3000 AM4, le chiplet I/O + 1 chiplet HBM2 qui sert de cache, 8Go, puis un chiplet fait d'emplllage de chiplets Zen 2 : 6 chiplets CPU et 2 chiplets GPU. Alors on sait qu'en diminuant la tension et la fréquence on arrive à des conso très basses, genre 15W par chiplet qui ira à environ 4Ghz fréquence boost mono-core et 2Ghz sinon, mais sur 48 cores/ 96 threads et un double GPU Navi 20CU, soit 40CU mais à 1Ghz. Tout ça devrait dépoter pour un TDP de 125W.
A part que le prix de production serait assez délirant dans la situation actuelle, du genre double du plus cher des Threadrippers pour des perfs au final moindres. Mais l'idée c'est que c'est pas la peine de graver plus petit pour en faire plus sur le même hardware, on peut empiler.
par Un ragoteur du Grand Est, le Jeudi 17 Janvier 2019 à 09h39  
A cette échelle là, l'air est un fluide extrêmement visqueux et des microventilateurs auraient une efficacité strictement nulle. Par contre, à long terme, on peut imaginer intégrer des systèmes de transfert de chaleur utilisant les tsv pour des caloducs en graphène
par Un ragoteur qui aime les en Île-de-France, le Jeudi 17 Janvier 2019 à 08h52  
par Un #ragoteur connecté en Île-de-France, le Jeudi 17 Janvier 2019 à 08h22
La réponse de Jim Keller n'est mas très encourageante...
Après je vais peut-être partir en mode science fiction mais je me demande s'il n'est pas possible de faire des sortes de petits ventilateurs à l'échelle micrométrique (en se basant sur les MEMS).
Compliqué sans doute. Mais par contre, des gens regardent l'embedded cooling avec par exemple du "watercooling" passant par nano tuyaux.
par Un #ragoteur connecté en Île-de-France, le Jeudi 17 Janvier 2019 à 08h22  
La réponse de Jim Keller n'est mas très encourageante...
Après je vais peut-être partir en mode science fiction mais je me demande s'il n'est pas possible de faire des sortes de petits ventilateurs à l'échelle micrométrique (en se basant sur les MEMS).
par Nicolas D., le Mercredi 16 Janvier 2019 à 23h37  
par AntiZ, le Mercredi 16 Janvier 2019 à 22h33
Ce serait intéressant de savoir comment la chaleur se propage entre les dies, y'a t'il des infos dessus ?
Entre les dies sur un multi-dies ou un sandwich ? Dixit Jim Keller à l'arch day : "On a atteint le seuil de dissipation du silicium en même temps que la possibilité de faire des puces 3D, c'est-à-dire que la chaleur crée par volume est sensiblement celle que le silicium est capable de transmettre par dissipation thermique" ca va être un maxi problème, surtout pour les puces en "vraie 3D". Après une solution possible et de disséminer dans la puces à des endroits espacés les ressources utilisé en même temps, de manière à répartir au maximum la chaleur, et sinon throttling...
par AntiZ, le Mercredi 16 Janvier 2019 à 22h33  
par Un #ragoteur connecté en Île-de-France, le Mercredi 16 Janvier 2019 à 22h23
Je pense qu'on peut à l'aise tabler sur la 3D pour pallier au ralentissement de l'avancée de la finesse de gravure.
Le seul inconvénient que j'y vois c'est pour la dissipation thermique.
Ce serait intéressant de savoir comment la chaleur se propage entre les dies, y'a t'il des infos dessus ?

Après, ça a l'air de bien marcher avec les GPUs + HBM a moins que je me trompe...

Par contre, il devient de plus en plus urgent d'utiliser le vapor chamber sur les ventirads pour étaler la chaleur des dies et augmenter la surface de dissipation.
Parce que depuis le 32nm, ça n'a pas arrêté de monter crescendo en température, surtout chez Intel qui en plus utilise de la pasta di stronzo depuis le 22nm.

Au début, je pensais que les CPUs Bulldozer chauffaient les plus, mais ça c'était avant d'avoir rencontré un Core I7 2600K qui atteignait déjà les 70C (ambiant: 30-32C) à 4.2 Ghz @ 1.40V avec un Thermalright Silver Arrow (soit le meilleur ventirad de l'epoque).
par Un #ragoteur connecté en Île-de-France, le Mercredi 16 Janvier 2019 à 22h23  
Je pense qu'on peut à l'aise tabler sur la 3D pour pallier au ralentissement de l'avancée de la finesse de gravure.
Le seul inconvénient que j'y vois c'est pour la dissipation thermique.