Hard du Hard • La Course aux Nanomètres - Partie 1

La course aux Nanomètres

Partie 1 : briques technologiques, Kezako ?

En microélectronique, la taille, ça compte. C'est même pour le grand public le seul critère, et ce n'est pas si loin d'être une réalité. Mais, comme rien n’est simple, ce n’est pas exactement ça non plus. Dans cette série d'articles, nous allons tâcher de décortiquer les enjeux de la fabrication des puces, de leur miniaturisation et d’évacuer certaines idées reçues.

Aujourd'hui, nous verrons comment on produit des éléments de puce à partir d'éléments simples.

Note d'intention

L' objectif, en écrivant cette série d'articles, est que vous arriviez à comprendre ce que c'est — et ce que ne sont pas — ces fameux « nanomètres » que l'on voit sur les plaquettes des marketeux et les roadmaps Intel, Samsung ou du gros T.

À la fin de la série, vous comprendrez ça, promis.

Pour cadrer les choses, on va parler de technologie CMOS, ou Complementary Metal-Oxyde-Semiconductor Field Effect Transistor ici. Le CMOS est la brique de base de la microélectronique, et cette technologie seule permettra de fabriquer les puces de logique — microprocesseur, microcontrôleur ... — mais aussi les ROM, la RAM, les mémoires flash et bien d'autres dont on raffole. Pour les autres technologies dérivées comme les imageurs, on verra ailleurs, ici pour les mémoires flash 3D NAND par exemple. Et on va commencer par essayer de comprendre comment on fait un CMOS — ou plutôt comment on en fait plein d'un seul coup.

Et oui, s'il y a des milliards de transistors sur une puce, on ne les produit pas un par un. On fait de la fabrication parallèle — ou intégration — à grande échelle, d'où viennent les acronymes LSI, VLSI et ULSI.

De plus, aujourd'hui on ne va pas entrer dans le détail technique, sinon vous seriez partis pour quelques dizaines d'heures de lecture. On va essayer de comprendre ce qu'est l'intégration des procédés et ce qu'est une brique technologique.