COMPTOIR
register

Hard du Hard • La Course aux Nanomètres - Partie 1

La course aux Nanomètres

Partie 1 : briques technologiques, Kezako ?

En microélectronique, la taille, ça compte. C'est même pour le grand public le seul critère, et ce n'est pas si loin d'être une réalité. Mais, comme rien n’est simple, ce n’est pas exactement ça non plus. Dans cette série d'articles, nous allons tâcher de décortiquer les enjeux de la fabrication des puces, de leur miniaturisation et d’évacuer certaines idées reçues.

Aujourd'hui, nous verrons comment on produit des éléments de puce à partir d'éléments simples.

hard du hard

Note d'intention

L' objectif, en écrivant cette série d'articles, est que vous arriviez à comprendre ce que c'est — et ce que ne sont pas — ces fameux « nanomètres » que l'on voit sur les plaquettes des marketeux et les roadmaps Intel, Samsung ou du gros T.

tsmc n6 n5 n3 n2

À la fin de la série, vous comprendrez ça, promis.

Pour cadrer les choses, on va parler de technologie CMOS, ou Complementary Metal-Oxyde-Semiconductor Field Effect Transistor ici. Le CMOS est la brique de base de la microélectronique, et cette technologie seule permettra de fabriquer les puces de logique — microprocesseur, microcontrôleur ... — mais aussi les ROM, la RAM, les mémoires flash et bien d'autres dont on raffole. Pour les autres technologies dérivées comme les imageurs, on verra ailleurs, ici pour les mémoires flash 3D NAND par exemple. Et on va commencer par essayer de comprendre comment on fait un CMOS — ou plutôt comment on en fait plein d'un seul coup.

Et oui, s'il y a des milliards de transistors sur une puce, on ne les produit pas un par un. On fait de la fabrication parallèle — ou intégration — à grande échelle, d'où viennent les acronymes LSI, VLSI et ULSI.

De plus, aujourd'hui on ne va pas entrer dans le détail technique, sinon vous seriez partis pour quelques dizaines d'heures de lecture. On va essayer de comprendre ce qu'est l'intégration des procédés et ce qu'est une brique technologique.



Un poil avant ?

En cabine • Corsair HS80 Max Wireless

Un peu plus tard ...

Test • NZXT H6 Flow RGB

Les 7 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Baptiste B., le Mercredi 15 Novembre 2023 à 21h53  
par Jemporte, le Samedi 04 Novembre 2023 à 22h16
Ca démontre aussi l'avantage que procure une nouvelle gravure qui met littéralement la précédente au rencard, déployée pour des éléments plus secondaires. Parce que du 5,6,7nm reste dispo chez TSMC.
J'expliquerai pourquoi un peu plus tard mais c'est plus exactement vrai. T'as un gros ventre mou autour du 10nm, mais aujourd'hui il y a deux états de l'art, le 28 (fiabilité ) et le 5 et bientôt 3 (performance).
par linkin623, le Dimanche 05 Novembre 2023 à 09h56  
Merci pour cette intro !

Comme d'hab jemporte s'emporte
par Jemporte, le Samedi 04 Novembre 2023 à 22h16  
Dans cette course les investissements nécessaires sont des plus en plus délirants. Pour rappel ST Micro, le co-champion national avec l'Italie et la Suisse, a dû partager l'investissement de sa future usine 18nm DUV (très loin de 3nm EUV donc qui possèdera une densité globalement plus de 30 fois supérieure) avec Glofo et l'état français est venu a son secours avec une aide complémentaires européenne.
Du coup tout le monde, même les plus gros clients des graveurs n'ont plus les moyens pour faire partie des dernières technos.
Par exemple on se demandait pourquoi AMD abandonnait son haut de gamme GPU sur le RDNA4. Très simple : ils ont une part de la production TSMC 3 à 5 nm réservée et pas un mm² de silicium de plus et doivent choisir à quoi la laisser. Ils ont trouvé que les GPGPU des serveurs IA notamment à savoir par exemple les MI300 leur rapportaient plus (au mm² silicium dépensé ) que les GPU vidéo gaming et pro. Du coup ils ont zappé le HDG RDNA4 qui consommait le plus de surface et optimisent désormais leurs cores CPU en Zen 4c (même perfs que Zen 4 mais 1.5 de surface de moins). RDNA 4 plus compacts et exit le HDG.
Ca démontre aussi l'avantage que procure une nouvelle gravure qui met littéralement la précédente au rencard, déployée pour des éléments plus secondaires. Parce que du 5,6,7nm reste dispo chez TSMC.
par Un ragoteur bio de Bretagne, le Vendredi 03 Novembre 2023 à 10h56  
par Baptiste B., le Jeudi 02 Novembre 2023 à 19h23
ça ferait un sacré paquets de lutins et de tout petits burins.
Pratchett nous aurait donc menti ?
par davistos83, le Vendredi 03 Novembre 2023 à 04h05  
Merci, sujet très intéressant, a relire quand les autres épisodes sortiront.
par Baptiste B., le Jeudi 02 Novembre 2023 à 19h23  
par Un ragoteur bio du Grand Est, le Jeudi 02 Novembre 2023 à 17h34
Je suis choqué!

Je croyais vraiment que des armées de petits lutins orfèvres burinaient en choeur le dioxyde de silicium cristallin pour former les transistors...
ça ferait un sacré paquets de lutins et de tout petits burins.
par Un ragoteur bio du Grand Est, le Jeudi 02 Novembre 2023 à 17h34  
Je suis choqué!

Je croyais vraiment que des armées de petits lutins orfèvres burinaient en choeur le dioxyde de silicium cristallin pour former les transistors...