X-NAND, pour une NAND QLC libérée de ses faiblesses ?

Pendant le salon Flash Memory Summit 2020 (organisé annuellement, mais cette fois-ci virtuellement comme tous les autres « grands » salons), la startup américaine NEO Semiconductor (fondée en 2012) est entrée dans les détails du fonctionnement de sa X-NAND (déjà sommairement révélée en 2018 pour un usage dans les segments émergents de l'IA et de la 5G), par la voix de son PDG et fondateur Andy Hsu. Telle que présentée par l'entreprise, cette fameuse X-NAND semble bien merveilleuse : un die réduit à 37 % de la taille d'une conception ordinaire à 16 niveaux et qui permettrait d'avoir une mémoire X-NAND 3 fois plus rapide que la QLC en aléatoire, 27 fois en lecture séquentielle et 14 fois en écriture séquentielle ! Il serait également possible d'équilibrer ces gains en fonction des besoins du client. En sus, la compagnie affirme que tout ceci peut-être obtenu sans impact sur l'endurance et les coûts, et avec une consommation très réduite !

Voilà qui est prometteur, surtout lorsque l'on connaît les faiblesses de la NAND QLC, certes plus dense avec ses 4 bits par cellule, mais au prix de performances sensiblement moindres et très dépendantes du cache pseudo-SLC, et une endurance systématiquement plus faible - des points négatifs difficiles à ignorer et qui font que les SSD QLC sont difficilement recommandables pour certains usages. Et pourtant, Andu Hsu explique que Western Digital anticipe déjà que la NAND QLC représentera 50 % du marché d'ici 2024. Bref, l'objectif de la X-NAND est donc d'adresser au plus vite ces faiblesses avec une mémoire flash capable de maintenir les performances en fonctionnement SLC en apportant des modes d'écritures simultanés SLC et QLC, le tout sur un procédé NAND conventionnel, sans changements structurels ni coûts supplémentaires et rapidement déployable.

En pratique, la X-NAND a 6 caractéristiques principales : l'écriture parallèle de plusieurs lignes de bits, la programmation QLC multiniveau, la suspension de programme, la lecture multiligne (de bits), la lecture QLC à verrouillage unique (pour améliorer la lecture, avec un rafraîchissement non destructif des données comme le ferait la DRAM) et la programmation parallèle SLC/QLC (permets d'éviter le remplissage des pages SLC). Par exemple, des gains sont obtenus en utilisant un tampon de page de 1 Ko, au lieu de 16 Ko, mais sur 16 fois plus de niveaux. Une division planaire qui peut réduire la longueur de la ligne de bits et contribuer à augmenter les performances, elle est aussi complétée par un nouveau blindage entre les lignes adjacentes afin de réduire le temps de « pause » lors de la lecture ou d'une vérification. Naturellement, le fait de pouvoir programmer 16 lignes de bits en parallèle permet évidemment d'améliorer les performances en écriture. Enfin, l'ensemble de nouvelles règles de programmation et d'effacement est aussi conçu pour améliorer considérablement l'endurance par rapport à la NAND QLC classique.

Comme mentionné brièvement au début, la technologie X-NAND de NEO Semiconductor se veut flexible et abordable, mais aussi rapide et facile à implémenter, car utilisable avec tous les différents types de layouts existants de NAND. L'objectif principal est de favoriser l'adoption rapide de la NAND QLC, notamment dans les segments qui lui résistent encore à cause des performances trop faibles. La compagnie explique que la X-NAND se prête particulièrement bien à la NAND QLC de haute densité, pour une grande capacité avec un équilibre entre performances élevées et surface réduite, tout en restant abordable, endurante et peu énergivore.

Avant de s'emballer face à tant de promesses, qui semblent bien tout avoir pour renvoyer les détracteurs de la NAND QLC et autres résistants au vestiaire,  il faut savoir que la technologie vise avant tout les mondes des appareils intégrés, de l'IA et du cloud (NAS, centre de données et edge computing inclus). Cela dit, on ne peut qu'espérer que la technologie tient ses promesses et se retrouve un jour aussi dans nos PC, surtout si c'est au prix de la NAND QLC, comme avancé ici par NEO. (Source)