EPYC Zen 3 encore plus déniché

Igor Wallossek a encore des tuyaux. Cette fois il s'agit des CPU pour serveurs EPYC, mais basés sur Zen 3, et connus sous le nom de code MILAN. Ils sont en phase d'élaboration depuis Q2 2019, utilisent de la DDR4, et des TDP compris entre 120 et 225W. Selon Igor, les puces actuellement en cours de gravure sont en révision A0, et en phase très précoce avant une éventuelle mise en vente. 3 puces ont été trouvées, deux ayant 64 coeurs et une 32 uniquement.

Le cache L1 est de 64 ko, le L2 à 32Mo et enfin le L3 à 256 Mo. Bien entendu, le 32 coeurs possède la moitié de ces valeurs. En revanche le support de la DDR4 est étendu à toutes. Les fréquences et les TDP forcément varient, le plus petit sample de présérie 32c/64 pédale de 1200 à 3000 MHz, incluant les divers états d'économie d'énergie CCLK. Quand on passe à 64c/128t, on pédalera de 1200 à 3000 MHz, avec une fréquence max qui change pour le moins bon sample, soit 2200 (au lieu de 3000 MHz).

Evidemment, ce ne sont pas des puces finales, mais on s'en rapproche. Le début de la production interviendra pour la fin de Q3 2020, il correspondra également au début de la phase de définition de la génération d'EPYC suivante, alias GENOA sur le nouveau socket SP5.