COMPTOIR
register

×

cpuz 10980xe t

Test • Threadripper 3960X/3970X & Core i9-10980XE
cpuz 10980xe t

• Cascade Lake-X : 10ème génération HEDT

Nous venons de le voir au cours des 2 dernières pages, AMD a prévu du lourd pour rafraîchir sa plateforme HEDT, quid des bleus cette fois ? Autant être clair tout de suite, Cascade Lake-X qui anime cette nouvelle génération, n'est qu'un refresh / speed bump de l'architecture Skylake-X utilisée sur les série 7 et 9, vous pouvez vous référer à ce dossier pour le détail de cette dernière. Toutefois, à l'instar de Coffee Lake, des mitigations hardware ont été ajoutées pour corriger certaines failles de sécurité en limitant l'impact sur les performances. Les fréquences sont officiellement en hausse, mais ce n'est pas si simple comme vous le verrez un peu plus bas, du fait d'un TDP inchangé à 165 W, restrictif pour les puces bardées de cœurs au sommet de la gamme. On notera également que cette dernière est nettement réduite (exit le 16 cœurs ainsi que le second décacore et l'octocore). Enfin, et c'est le point le plus important, les tarifs sont en baisse très sensible par rapport aux générations précédentes, le flagship passant sous les 1000 $ pour mille pièces, contre le double précédemment. Bien entendu, la concurrence de Zen 2 explique cela, il est d'ailleurs amusant de constater qu'Intel va jouer la carte du prix face aux Threadripper plus chers, si ce n'est pas un renversement complet de situation ça !

 

DésignationCoeurs/ThreadsTB 3.0 MaxBasePrixPrix prédécesseur
Core i9-10980XE 18/36 4,8 GHz 3.0 GHz 979 $ 1979 $ (9980XE)
Core i9-10940X 14/28 4,8 GHz 3,3 GHz 784 $ 1387 $ (9940X)
Core i9-10920X 12/24 4,8 GHz 3,5 GHz 689 $ 1189 $ (9920X)
Core i9-10900X 10/20 4,7 GHz 3,7 GHz 590 $ 989 $ (9900X)

 La dixième génération de processeur HEDT Intel

 

Le die utilisé est nommé MCC par Intel (pour Medium Core Count intégrant 18 cœurs), c'est celui-ci que vous retrouverez en photo ci-dessous. Pour le décacœur, c'est le LCC (Low Core Count à 10 cœurs) qui est à l'oeuvre. Ils sont toujours gravés en 14 nm, mais profitent des derniers progrès du process (14++) à l'instar de Coffee Lake Refresh. Il est intéressant de noter qu'Intel n'est toujours pas décidé à suivre AMD sur le très (très) haut de gamme en introduisant par exemple son die HCC (High Core Count) comprenant jusqu'à 28 cœurs et qui serait à n'en pas douter un concurrent plus difficile à battre. Est-ce pour éviter de perdre des ventes lucratives de Xeon Platinum ou la nécessité d'utiliser un socket capable d'encaisser un TDP officiel plus élevé ? Toujours est-il que les bleus s'en tiennent pour l'heure à 18 cœurs sur leur plateforme HEDT.

 

die sklx

Le die MCC


Afin de pouvoir évaluer Cascade Lake-X, Intel nous a fourni le processeur coiffant la gamme, à savoir le Core i9-10980XE. La dixième génération ne bouleversera pas l'aspect visuel des puces sur plateforme LGA 2066, face avant comme arrière. Cette dernière est identique aux générations précédentes pour les points de contacts (en toute logique), mais aussi les CMS.

 

 

10980xe recto10980xe verso

Core i9-10980XE recto et verso

 

Que nous apprend CPU-Z au niveau des spécifications de ce nouveau Core i9 ? 18 cœurs pour 36 threads gérés en parallèle, c'est bien ce qui était attendu. Les autres caractéristiques sont également conformes à ce qui est annoncé, notamment un cache L3 de 24,75 Mo, mais aussi un TDP inchangé à 165 W. Passons aux fréquences à présent :

 

cpuz 10980xe t [cliquer pour agrandir]

CPU-Z Core i9-10980XE (de gauche à droite : au repos, en charge sur 1 cœur puis sur tous)

 

Au repos, le CPU se stabilise à 1200 MHz avec une tension de fonctionnement lue par CPU-Z aux alentours de 0,7 V. En charge légère, le maximum mesurable est de 4,8 GHz avec un peu plus de 1,35 V. Lorsque que tous les cœurs sont sollicités, la fréquence est réduite à 3,8 GHz pour à peine plus d'un volt. Toutefois, si la charge est lourde et soutenue (sollicitation des unités AVX par exemple), alors la fréquence chute encore davantage pour atteindre 3.2 GHz. Si l'on reste dans la limite du TDP de 165 W par contre, il est possible d'atteindre des valeurs plus élevées comme vous allez le voir.

 

Nous avons veillé à bien désactiver les différentes optimisations de la carte mère activées par défaut (synchronisation des cœurs, TDP surévalué, etc.). Attention toutefois, ces fréquences prennent en compte Turbo Boost Max 3.0, la fréquence de 4,8 GHz ne sera donc atteinte que sur les 2 meilleurs cœurs du processeur et correspondent au cas le plus favorable (pas de limitation température ou TDP) qui est loin de se produire systématiquement. La donne peut donc changer considérablement comme nous l'avons montré précédemment... Voici les résultats obtenus en comparaison du Core i9-9980XE.

 

Nombre de coeurs sollicitésFréquence 9980XE (GHz)Frequence 10980XE (GHz)
1 4.5 4.8
2 4.5 4.8
3 4.2 4.7
4 4.2 4.7
5 4.1 4.3
6 4.1 4.3
7 4.1 4.3
8 4.1 4.3
9 4.1 4.3
10 4.1 4.3
11 4.1 4.3
12 4.1 4.3
13 3.9 3.9
14 3.9 3.9
15 3.9 3.9
16 3.9 3.9
17 3.8 3.8
18 3.8 3.8

 

Lorsque le CPU est faiblement sollicité, le nouveau venu peut profiter d'une fréquence sensiblement plus élevée, mais dès que la charge impose au CPU plus de 4 cœurs pour le traitement, l'avantage s'estompe pour disparaître totalement à partir du treizième guerrier cœur. Sachant que ces processeurs sont destinés à un usage massivement parallèle, l'avantage pratique du nouveau venu dans ces conditions risque de s'avérer très limité...

 

Rappelons qu'Intel détermine 2 limites de puissance pour ses CPU. La première, PL1 (Power Limit 1), correspond au TDP défini pour le CPU. La seconde (PL2) est une valeur plus élevée qui est variable selon les conditions de fonctionnement (qualité du refroidisseur etc.). En général, elle est 25% plus élevée que PL1, mais cette valeur peut-être ajustée par le fabricant de carte mère (ou manuellement) à la hausse comme à la baisse. Lors d'une forte sollicitation CPU, PL2 s'applique tout d'abord à ce dernier. La durée durant laquelle cette dernière est conservée (si la charge se prolonge) est nommée TAU. Intel préconise entre une et huit secondes, mais là-aussi, elle est aussi exposée par certains fabricants de carte mère, et donc parfois paramétrable manuellement. Une fois cette limite de temps atteinte, et si la charge se poursuit, le CPU utilise alors PL1 comme limite de puissance. 

 

Voilà, c'est terminé pour cette partie, passons au protocole de tests page suivante.



Un poil avant ?

Hard du Hard • Comprendre sa connectique informatique

Un peu plus tard ...

SFR se fait Covage pour un milliard d'euros

Les 44 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur de transit en Auvergne-Rhône-Alpes, le Jeudi 28 Novembre 2019 à 16h16  
par cabou83, le Jeudi 28 Novembre 2019 à 02h07
Dire qu'entre Zen et Zen2 AMD n'a augmenté que le cache L3 est quand même
bien réducteur, y a eu bien plus que ça...

Il faut aussi prendre en compte qu'AMD a du faire face à des limitations
pour conserver l'AM4 sur Zen2, il sera intéressant de voir les véritables
apports qu'AMD proposera quand il imposeront un nouveau socket (AM5?) qui
normalement devrait intervenir des Zen4, Zen 3 devrait rester en AM4, aux
dernières nouvelles.
Et pourtant même si l'architecture Zen a subie une légère révision interne
à travers Zen 2, l'inflation du cache semble être une tendance durable...

source:
https://www.anandtech.com/show/14525/amd-zen-2-microarchitecture-analysis-ryzen-3000-and-epyc-rome
https://www.tomshardware.fr/amd-threadripper-3990x-64-coeurs-confirmes-pour-2020-avec-288-mo-de-cache/
par Un adepte de Godwin embusqué, le Jeudi 28 Novembre 2019 à 12h54  
Rolalala cette claque
Cela change des +10% de perf à chaque génération de I7...
J aimerais bien voir des bench avec des logiciels d empilement de photos astro comme siril
En tout cas, hâte de voir les perfs de la future version 64 coeur.
Mais bon , le prix ..
par cabou83, le Jeudi 28 Novembre 2019 à 02h07  
par Un ragoteur qui aime les BX en Auvergne-Rhône-Alpes, le Jeudi 28 Novembre 2019 à 01h42
Pour compléter mon propos, j'estime que depuis le départ de Jim KELLER,
AMD a repris ses travers partisan du moindre effort en gonflant la taille
du cache L3 pour son architecture Zen 2 tandis que ces millions de
transistors auraient pu être alloués de manière plus judicieuse en offrant
plus de granularité à la gestion des caches en introduisant par exemple
un cache L4 dans le chipset limitant les accès entre CCD (cf. cache L3).
Dire qu'entre Zen et Zen2 AMD n'a augmenté que le cache L3 est quand même bien réducteur, y a eu bien plus que ça...
Il faut aussi prendre en compte qu'AMD a du faire face à des limitations pour conserver l'AM4 sur Zen2, il sera intéressant de voir les véritables apports qu'AMD proposera quand il imposeront un nouveau socket (AM5?) qui normalement devrait intervenir des Zen4, Zen 3 devrait rester en AM4, aux dernières nouvelles.
par cabou83, le Jeudi 28 Novembre 2019 à 01h54  
par Thibaut G., le Jeudi 28 Novembre 2019 à 00h05
Je rêve où t essaye de nous convaincre que bulldozer était une réussite endormie ? Peut-être parce que tu en as eu un, mais oser dire que boldo a posé les vases de ryzen faut oser
Mon commentaire est suffisamment clair pour comprendre qu'en rien je fais l'éloge des bulldozer, la n'est pas la question de toute façon.
Certes AMD est partie d'une feuille blanche pour Zen mais ça leur empêche pas d'apprendre du passé et d'en tirer des idées, et clairement je pense que Keller s'en est inspiré même si c'est qu'a 5%.
Je dis juste qu'aujourd'hui, si AMD n'était pas partie sur une archi modulaire avec les FX mais nous avez sortie des PhenomIII avec SMT, qu'en serait il des cores ZEN 2, les CCX, les CCD, le multi die etc?
Quand on voit Intel qui est resté sur une archi plus classique depuis plus d'une décennie, et qui aujourd'hui galère à suivre le nombre de core total car les interconnexion pose problème, on peut se poser la question.
Au final je pense que Keller a eu une approche comme ça : "Bon l'archi modulaire permet de faire des 8 core pas trop gros en 32nm, c'est l'avantage, mais lier le L2 sur 2 core est trop limitant, on va rester sur du cache L2 par core, un décodeur pour 2 core c'était pas ouf, passer à 2 par modules était déjà mieux sur Steamroller, l'idée de regrouper 2 core n'est peut être pas idéal, passons à une unités de 4 core indépendants plutôt, et reliable avec d'autre unité à la manière des consoles ps4/one via le Fabric, schématisons tous ça..."
D'où la déclaration d'AMD de ZEN est une fusion de Bulldozer + Puma+.
par Un ragoteur qui aime les BX en Auvergne-Rhône-Alpes, le Jeudi 28 Novembre 2019 à 01h42  
par Thibaut G., le Jeudi 28 Novembre 2019 à 00h05
...
Pour compléter mon propos, j'estime que depuis le départ de Jim KELLER,
AMD a repris ses travers partisan du moindre effort en gonflant la taille
du cache L3 pour son architecture Zen 2 tandis que ces millions de
transistors auraient pu être alloués de manière plus judicieuse en offrant
plus de granularité à la gestion des caches en introduisant par exemple
un cache L4 dans le chipset limitant les accès entre CCD (cf. cache L3).
par Un champion du monde en Auvergne-Rhône-Alpes, le Jeudi 28 Novembre 2019 à 00h56  
par Thibaut G., le Jeudi 28 Novembre 2019 à 00h05
Je rêve où t essaye de nous convaincre que bulldozer était une réussite
endormie ? Peut-être parce que tu en as eu un, mais oser dire que boldo
a posé les bases de ryzen faut oser
Il n'a pas tort concernant le concept de modules initié sur Bulldozer
puis repris par Zen et ses dérivés, cependant un changement de direction
notable s'est produit pour l'architecture Zen: la gestion du cache L2 est
désormais exclusive pour chaque coeur ce qui favorisait particulièrement
les architectures Intel si ma mémoire ne me fait pas défaut.
par Thibaut G., le Jeudi 28 Novembre 2019 à 00h05  
Je rêve où t essaye de nous convaincre que bulldozer était une réussite endormie ? Peut-être parce que tu en as eu un, mais oser dire que boldo a posé les vases de ryzen faut oser
par cabou83, le Mercredi 27 Novembre 2019 à 22h04  
par Thibaut G., le Mardi 26 Novembre 2019 à 17h29
elle était même excellente !
Sans Bulldozer, pas sur qu'AMD aurait réussi a faire un 3990X à 64 core en multi die, aussi réussi. Pour moi la famille Bulldozer c'est un peu la version Alpha/Beta raté des CCX et CCD qu'on connait sur Zen aujourd'hui. D'ailleurs AMD a réutilisé le mot "modules" pour présenter les CCX de Zen.
Les FX sont ce qu'ils sont, à l'époque ils étaient bons face à Intel en calcul entier d'ou leurs bonnes performances en applicatifs (sans être transcendant non plus). Mais la ou clairement c'était la cata c'était sur les calculs flottants, les FPU étant à la ramasse, et les jeux raffolent de ce genre d'unités, d'ou les perf de merde dans le domaine (sans parler d'IPC à revoir, ou d'une exploitation obligeant le 8c/8t pour donner son potentiel, assez compliqué en 2011/2012). AMD en avait conscience en interne avant le lancement que les Flottants posé problème, la force et le succès des Athlon64 vs les Pentium IV venait essentiellement de la.
Sans aucun doute Jim Keller c'est servie des travaux architecturales de Bulldo pour concevoir Zen et c'est surement "lui" qui a transformé l'essais des modules 2 core en CCX 4 core, ça grâce notamment au 14nm qui permettait plus de marge que le 32nm d'époque. D'ailleurs AMD ne l'a pas caché en annonçant un ZEN comme une fusion de Bulldozer et Puma+.
Pour moi Bulldo reste un projet bien trop ambitieux pour les finances d'AMD, et qui à mis 6 longues années a vraiment émergé avec Zen (2011-2017). Rome ne c'est pas fait en un jour, surtout avec les finances d'AMD.
par Jte Roule D3ssus, le Mercredi 27 Novembre 2019 à 16h33  
par Thomas N., le Lundi 25 Novembre 2019 à 14h23
Ça devient de plus en plus monstrueux ces CPU.
C'est peu dire, bientôt 64 cores dans un seul CPU et à des fréquences digne. 16 cores pour un cpu mainstream ... l'approche multi die fait des miracles et maintenant qu'ils s'affranchissent totalement des limitations/problèmes de l'infinity fabric, les résultats sont là.
par Un ragoteur des lumières en Auvergne-Rhône-Alpes, le Mardi 26 Novembre 2019 à 17h48  
par Thibaut G., le Mardi 26 Novembre 2019 à 17h29
elle était même excellente !
C'était même logique comme dirait Spock!
par Thibaut G., le Mardi 26 Novembre 2019 à 17h29  
par Zoroastre, le Mardi 26 Novembre 2019 à 15h35
L'idée de base de Bulldozer n'était pas si mauvaise
Mutualiser certaines unités, afin d'économiser en transistor c'était assez bien vu, mais le travail découlant de cette idée a été bâclée faute peut être de moyens
elle était même excellente !
par Zoroastre, le Mardi 26 Novembre 2019 à 15h35  
par Thibaut G., le Lundi 25 Novembre 2019 à 23h28
et pardi que l'idée de base est CAPITALE quand on veut donner une orientation à son matériel. L'orientation de base des Phenom et Bulldo était mauvaise, il n'a été possible de rien faire de transcendant derrière. Keller a également pensé pour plusieurs générations, pas seulement la première. ET comme j'ai dit, une fois le cap bien défini, il suffit de dérouler le plan, et il se passe très bien pour l'instant, mais ne minimisez pas son influence énorme dans le projet, la feuille de papier a été bien remplie, ça a permis les avancées prodigieuses auxquelles on assiste en ce moment. Si la feuille de base avait été mauvaise, les ingés d'aujourd'hui ne feraient pas de miracles.
L'idée de base de Bulldozer n'était pas si mauvaise
Mutualiser certaines unités, afin d'économiser en transistor c'était assez bien vu, mais le travail découlant de cette idée a été bâclée faute peut être de moyens