COMPTOIR
  
register

Composé par ————— —— 19021 vues

Faites une croix sur les Radeon RX 9070 MBA

Vous êtes au jus, AMD présentera officiellement ses Radeon RX 9070 XT et RX 9070 le 28 février, puis les commercialisera à partir du 6 mars. En attendant, Baidu a livré quelques indiscrétions à propos du GPU Navi 48 qui propulsera ces deux solutions RDNA 4, tandis que VideoCardz a certifié qu’il n’y aurait pas de de solutions MBA (made by AMD) en vente.

radeon 9000 mba

RX 9700 : custom only

Attaquons d’emblée avec celles-ci : le design de référence à trois ventilateurs, ainsi que celui a deux moulins qui apparaît, qui figurent au milieu de l'image de la foule de RX 9070 custom, ne sont que des rendus. Pour le formuler autrement, il n’y aura pas de RX 9070 XT et RX 9070 MBA disponibles à l’achat. Chacun sera libre de pleurer ou de se réjouir de cette absence — tout en gardant à l’esprit qu’AMD a parfois écoulé de telles références par l’intermédiaire de partenaires.

Navi 48 : 350 mm² finalement ?

Indépendamment de leur enrobage, ces premières représentantes RDNA 4 abriteront toutes un GPU Navi 48. D’après des données partagées sur Baidu, la puce a une surface d’environ 350 mm². Elle serait donc plus compacte que ne l'avait suggéré une précédente rumeur (390 mm²).

En matière de nombre de transistors, AMD a, durant un briefing avec la presse organisé en début de semaine dernière, formalisé 53,9 milliards de transistors.

La densité de transistors de Navi 48 s’établirait ainsi entre 138 à 154 Mtr/mm². Pour la comparaison, c’est plus que pour Blackwell (117-122 Mtr/mm²). NAVI 31, le vaisseau amiral RDNA 3, et dernier représentant de la lignée des « Big Navi », recèle environ 58 milliards de transistors sur une galette de 529 mm² (données TPU).

GPUArchiSKUSurface dieDensité transistorsTransistors
NVIDIA GB202 Blackwell (TSMC N4) RTX 5090(D) 750 mm² 122,9 MTr/mm² 92,2 milliards
NVIDIA GB203 Blackwell (TSMC N4) RTX 5080 / RTX 5070 Ti 378 mm² 120,6 MTr/mm² 45,6 milliards
NVIDIA GB205 Blackwell (TSMC N4) RTX 5070 263 mm² 117,9 MTr/mm² 31 milliards
AMD NAVI 48 RDNA4 (TSMC N4) RX 9070 (XT) 350-390 mm² 138-154 MTr/mm² 53,9 milliards
AMD NAVI 31 RDNA3 (TSMC N5 / N6) RX 7900 XT(X) 529 mm² 109,3 MTr/mm² 57,8 milliards
AMD NAVI 32 RDNA3 (TSMC N5 / N6) RX 7800/7700 XT 346 mm² 81,2 MTr/mm² 28,1 milliards

Un poil avant ?

Un enfumage aussi épais qu’une couche de Nutella : Thermalright gaulé !

Un peu plus tard ...

AMD ajoute six processeurs Cezanne à sa main en AM4

Les 7 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur bio du Grand Est 📱, le Jeudi 27 Février à 04h15  
Oh... j'ai même oublié l'autre point à surveiller : pour rappel, la base de données TPU nous annonce depuis quelque temps un Navi48 en chiplets avec un die de 200mm², donc se basee là-dessus aveuglément, c'est pas forcément l'idée du siècle...
par Un ragoteur bio du Grand Est 📱, le Jeudi 27 Février à 04h11  
par Jemporte, le Mercredi 26 Février à 21h57
Dans ce cas Navi 31 c'est 58 milliards de transistors de 100% de plus, mais c'est avec les MCD.
Donc, en toute logique, les 28 milliards de Navi 32 c'est SANS le cache MCD. Il faut pas avoir un QI de 140 pour le voir.
La GCD de Navi 31 fait 305mm2, le GCD de Navi 32 fait 200mm², tous deux en 5nm, soit 1.5x moins pour Navi 32.
Il faut juste ne pas avoir un QI d'huître pour comprendre "regarde la taille des dies"... tu peux ajouter Navi33 et les Navi2x dans l'équation, et même Navi48 si c'est bien son nom, et soyons fous les GPU verts : même en tenant compte d'une certaine variabilité, on retombe systématiquement sur un nombre de transistors total comme étant le cas le plus probable et non GCD-only pour Navi32 et un total farfelu pour Navi31.

Par ailleurs, le MCD comporte probablement à peine 1B de transistors. Les I/O ne coûtant pas extrêmement cher si ce n'est en surface, une très grosse majorité est logiquement la SRAM (~800M). Même si on a un peu tendance à l'oublier, ça reste "énorme" puisque ça correspond à un RV770, qui interfaçait soit dit en passant 4x la RAM du MCD.
par Jemporte, le Mercredi 26 Février à 22h32  
28 février. Ils vont lancer les RX 9070 en même temps que le Starship 8. On va voir qui gagne à l'audimat.
par Jemporte, le Mercredi 26 Février à 21h57  
par Un ragoteur bio du Grand Est¶, le Mardi 25 Février à 21h05
Regarde les tailles de dies, ça ne colle pas non plus en comptant comme ça. Les 28B transistors de Navi32, c'est bien pour l'esemble GCD + 4×MCD et Navi31 fait bien 50% de plus à un pwal de Q près.
Dans ce cas Navi 31 c'est 58 milliards de transistors de 100% de plus, mais c'est avec les MCD.
Donc, en toute logique, les 28 milliards de Navi 32 c'est SANS le cache MCD. Il faut pas avoir un QI de 140 pour le voir.
La GCD de Navi 31 fait 305mm2, le GCD de Navi 32 fait 200mm², tous deux en 5nm, soit 1.5x moins pour Navi 32. Le GCD de Navi 31 fait 45 milliards de transistors ce qui colle bien. Le GCD et les MCD de Navi 31 et 32 sont pour les deux 1,5 fois l'un par rapport à l'autre et même pour le bus c'est pareil. Niveau développement, ils se sont pas foulés à faire autre chose que du strictement proportionnel pour le GCD et le MCD.
par Un ragoteur bio du Grand Est 📱, le Mardi 25 Février à 21h05  
par Jemporte, le Mardi 25 Février à 10h17
Effectivement il y a une erreur : sur Navi 32 les 28 milliards c'est le GCD seulement, donc à la louche le MCM fait 36 milliards (Techpowerup est peu disert à ce sujet).
Regarde les tailles de dies, ça ne colle pas non plus en comptant comme ça. Les 28B transistors de Navi32, c'est bien pour l'esemble GCD + 4×MCD et Navi31 fait bien 50% de plus à un pwal de Q près.
par Jemporte, le Mardi 25 Février à 10h17  
Les choses qui collent pas c'est la prise en compte du cache intégré (navi 48) ou séparé (navi 31).
Le cache c'est plus dense en transistors à priori sur Navi 48. Ca explique aussi la densité du chip du fait de la taille du cache (en plus 4/5nm sur Navi 48 contre 6 sur Navi31) et ce qui permet de se passer de GDDR7 pour égaler les puces Nvidia.
CQFD.

Il faut donc comparer Navi 48 d'un tenant en 4nm (en fait un 5nm++) avec Navi 31 GCD+MCD en 5 et 6nm
En intégrant le cache dans la même puce, on gagne certainement de la place, de la vitesse, on pourrait en avoir besoin de moins, et la gravure plus fine le rendra de toute façon plus compact. Le GCD de Navi 31 (donc sans le cache) en 5nm, fait 305mm² seulement avec 45 milliards de transistors dont certainement une partie pour interfacer la connexion externe avec les MCD du cache, simplifiée et optimisée sur Navi 48.

Effectivement il y a une erreur : sur Navi 32 les 28 milliards c'est le GCD seulement, donc à la louche le MCM fait 36 milliards (Techpowerup est peu disert à ce sujet).
par Un ragoteur bio du Grand Est, le Lundi 24 Février à 22h29  
Des données sur le nombre de transistors des Navi3x sont erronées et comme je l'avais dit sous une autre brève, je suspecte que ça soit uniquement Navi31 :

- 28.100M annoncés pour Navi32
- 57.700M annoncés pour Navi31

Or, les specs sont assez claires : Navi31 n'est que 150% de Navi32 à l'exception notable des ROPs (200%), ce qui nous donnerait plutôt ~45.000M de transistors.

On aurait donc bien un Navi48 plus complexe, malgré des specs qui seraient sensiblement inférieures.. il y a des choses qui ne vont pas.