La DDR5 dans tous ses états chez JEDEC

La DDR5 se concrétise se plus en plus et semble bien partie pour faire ses débuts en 2021, du moins pas forcément en masse commercialement, mais d’abord chez les opérateurs de très grosses machines, comme les superordinateurs, afin de permettre à ceux-ci de faire leurs expériences des mois avant le reste du public.  La première barrette de DDR5 avait fait une apparition en janvier, mais ce n’est que l’autre jour que le tout premier module DDR5 du marché a été concrètement et officiellement dévoilé en grandes pompes par SK Hynix  - mémoire que le coréen produit en volume depuis le printemps, tandis qu’elle est au programme de 2021 dans cette même forme chez Samsung (qui fabrique déjà de la LPDDR5 12 Gb depuis 2019). Enfin, les spécifications de la GDDR5 sont entérinées seulement depuis juillet, comme toujours par l’organisme JEDEC, chargé d’organiser le segment et de donner les grandes lignes à suivre.

Par contre, beaucoup auront aussi remarqué qu’il manquait systématiquement plusieurs caractéristiques importantes de la mémoire DDR5 dans les annonces officielles des grands constructeurs, à savoir les sous-timings et la latence de celle-ci ! En pratique, JEDEC a pour l’instant publié 9 niveaux de DDR5-3200 à DDR5-6400, mais travaille aussi sur des variantes allant encore au-delà jusqu’à DDR5-8400. Ensuite, pour chaque taux de transfert, il faudra distinguer 3 standards, « A » (le plus rapide), « B » (le plus commun) et « C » (le plus relâché) — ainsi, le standard le plus relax conviendra par exemple mieux aux modules de grande capacité.  Retrouvez ci-dessous la liste complète officielle de JEDEC, avec en sus les standards supplémentaires non finalisés et le sommaire des anciennes générations de mémoire vive comme point de référence.

En matière de latence, on remarque que celle-ci n’a pas tellement évolué au fil des générations, ainsi la DDR5 aux spécifications les plus serrées affichera une latence à peine supérieure que la meilleure des DDR3 avec 13,13 ns, et ce malgré l’augmentation des timings de la mémoire. Le temps d’accès restera donc grosso modo le même. Enfin, il faut noter que la DDR5 prévoit dans ses registres matériels des CAS de CL22 à CL66, sous-entendant que CL22 pourrait être le minimum absolu, y compris avec une puce mémoire triée ou overclockée. Il faut aussi se rappeler que la DDR5 gérera elle-même la régulation de sa tension, au lieu de la carte mère, ce sera donc une nouvelle caractéristique sur laquelle les différents acteurs pourront également jouer pour différencier leur offre (ça, et puis le RGB, bien sûr).  

Intel s’est engagé pour apporter la DDR5 avec sa plateforme des Xeon Sapphire Rapids, planifiée fin 2021/début 2022 après Ice Lake-SP, et sur le mainstream c’est Alder Lake-S qui devrait nous apporter la nouveauté, potentiellement avant la fin de 2021. AMD n’a pas été mentionnée dans le dernier communiqué « DDR5 » de SK Hynix ni aucun des partenaires d’ARM, mais pour AMD la DDR5 devrait être exploitée à partir du nouveau socket AM5 et avec les CPU Zen 4 en 2022. Autrement dit, il reste encore un peu de temps avant que la DDR4 soit déchue. (Source : Anandtech)