GlobalFoundries et SiFive : une collaboration pour de la HBM2E 12 nm |
————— 06 Novembre 2019 à 18h10 —— 11958 vues
GlobalFoundries (que l'on ne présente plus) et SiFive (un constructeur américain fabless de semiconducteur, opérationnel depuis 2015 et première compagnie à avoir conçu une puce avec une implémentation du jeu d'instruction ouvert RISC-V) ont annoncé mardi une collaboration pour le développement d'une mémoire HBM2E à partir des procédés 12LP et 12LP+ FinFET. Une annonce tombant par ailleurs quelques jours à peine après la fin (abrupte) des disputes avec le fondeur TSMC autour de plusieurs brevets importants liés au FinFET et procédés de gravure de 40 à 12 nm. Coïncidence ? Probablement pas. Principalement, l'objectif de la solution est de permettre aux concepteurs de SoC d’intégrer plus rapidement un support de la mémoire HBM2E au sein des puces nécessitant une bande passante conséquente.
L’implémentation HBM2E du couple exploitera d'un côté l'interposer 2.5D conçu par GlobalFoundries et de l'autre l'interface HBM2E créée par SiFive. En sus de la HBM2E, les futurs acheteurs pourront également profiter du portfolio RISC-V et l'écosystème DesignShare de SiFive pour les procédés 12LP / 12LP+ de GloFo - autrement dit, cela permettra la fabrication de SoC 12 nm avec HBM2E employant le jeu d'instruction RISC-V. Sans surprise, les deux partenaires s'attendent surtout à une demande en provenance des domaines de l'intelligence artificielle et des plateformes d'inférences pour l'edge computing, encore une fois il est très peu question d'équiper nos p'tits GPU de maison.
De son côté, GlobalFoundries espère avant tout recruter une nouvelle clientèle n'ayant pas forcément les moyens ou n'étant pas en mesure d'exploiter les procédés des dernières générations de Samsung ou TSMC. En ce qui concerne SiFive, l’intérêt du jeu instruction RISC-V est beaucoup plus limité au sein d'une solution deep learning, néanmoins, il s'agit tout de même d'une architecture solide pour des CPU intégrés requis pour la gestion des flux de données dans un accélérateur d'apprentissage profond.
En attendant, tout le travail entre SiFive et GloFo prend place au Fab 8 de GlobalFoundries situé à Malta, New York. Le développement devrait être achevé au cours de la première moitié de 2020 et l'achat d'une licence possible à partir de ce moment-là. Enfin, n'oublions pas que Samsung et SK Hynix aussi sont sur le coup de la HBM2E. Cela dit, la HBM2E 12 nm de GloFo/SiFive devrait avoir l'avantage d'être moins chère et plus rapide à produire par exemple qu'une HBM2E de chez Samsung conçue à partir d'un procédé 7 nm plus coûteux et très en demande. (Source : Anandtech, GlobalFoundries)
 | Un poil avant ?Test • NUC 8 Islay Canyon | Un peu plus tard ...L'IA bientôt au service de la Poste US avec NVIDIA | |
corrélation entre un jeu d'instructions et les performances de son
implémentation...
T'es un comique toi non ? Avant de balancer des phrase comme ça, tu t'es renseigné un minimum ?
Je t'invite à aller lire "the risc-v reader an open architecture atlas" qui explique pourquoi l'ISA (Instruction Set Architecture) de RISC-V est faite comme elle est faite, ça t'évitera de dire des stupidités.
Par exemple: Le jeu d'instruction peut impacter la complexité de l'implem de la prédiction de branchement et donc avoir un impacte sur les performances, le nombre de registre que fixe l'ISA à aussi un impacte sur les perfs pour eviter de spiller en masse, la façon dont est pensé la convention d'appel à un impacte sur les perfs car elle peut forcer à spiller pour rien, etc..
Voila quelque exemples de probleme avec x86 qui RISC-V résoud.
Et sinon, les choix fait dans l'ISA peuvent aussi impacter la puissance consommé, or la puissance consommé par un cpu de nos jours est hautement relié à la performance à cause du Power Wall.