Pour ASML, la loi de Moore n'est pas morte, loin de là !

Dans un document destiné aux actionnaires et investisseurs, le numéro 1 incontestable de la production de machine lithographique pour la fabrication de semiconducteurs a dévoilé sa vision pour l'avenir, assez à contre-courant de certaines prédictions effectuées jusqu'à présent. En effet, nombreux ont déjà été ces dernières années ceux ayant déclaré la loi de Moore comme étant morte, ou presque. Il faut reconnaitre que le rythme de progression s'est effectivement beaucoup ralenti et que les fondeurs semblent bel et bien arriver aux limites de ce qu'il est possible de faire avec les technologies et matériaux existants. La longue stagnation d'Intel avec son fameux rythme Tick-Tock n'a certainement pas dû aider certains de ces sentiments non plus.

Toutefois, ASML est convaincu que la loi en question est toujours bien d'actualité et a déballé une feuille de route culminant avec des processeurs sortant des lignes de production de TSMC en comptabilisant plus de 300 milliards de transistors d'ici 2030, rien que ça ! En omettant des créations hors catégorie comme le Cerebras WSE-2 qui fait la taille d'un wafer avec ses 2600 milliards de transistors, cela représente tout de même une route bien longue en partant des plus grosses puces actuellement sur le marché, comme le GA100 de NVIDIA et ses « seulement » 54 milliards de transistors. AMSL anticipe d'ailleurs qu'une telle densité sera standard pour une seule puce en 2030.

C'est certainement un objectif ambitieux, mais aussi une base sur laquelle la compagnie va établir sa stratégie pour l'avenir et avoir une idée relativement précise du chemin à suivre, au moins en apparence. Dans les grandes lignes, il s'agira de séparer le processus de développement en deux phases, la première pour augmenter la densité de transistor et la deuxième pour améliorer le packaging, avec un cheminement précis pour chaque phase. Nanofeuilles FET et lithographie EUV seront ainsi le combo de choix pour arriver à augmenter encore la densité avec les nodes après-5 nm, notamment 3 nm et 2 nm. Ça sera plus ardu avec le 1,5 nm, pour lequel des nanofeuilles fourchues seront indispensables, tandis que les transistors en 1 nm seront basés sur la technologie Complementary FET. Sous la barre des 1 nm, l'industrie se tournera cette fois-ci vers du semiconducteur 2D et ses épaisseurs à l'échelle atomique.

Quant au packaging, vous pensez bien que tout ça ne risque plus de se faire en monolithique, mais façon MCM (multi-chip modules) grâce à de nouvelles techniques avancées de packaging (avec du stacking en 3D et des architectures hétérogènes), et c'est ce qui permettrait ensuite d'assembler ces fameux processeurs avec 300 milliards de transistors. Ce sont également toutes ces nouvelles techniques qui ouvriront les portes vers une NAND Flash composée de plus de 500 couches en 2030 — contre 176 aujourd'hui.

2030 peut paraître loin et les objectifs fixés bien ambitieux, mais ASML ne fait évidemment pas son truc seul dans son coin, beaucoup du travail de recherche en cours est réalisé par l'IMEC, organisation au sein de laquelle collaborent de nombreuses entreprises actives dans le monde du semiconducteur sur l'ensemble de la planète. On peut donc considérer qu'il s'agit d'une feuille de route pour une grosse partie des acteurs impliqués dans l'avancement du semiconducteur et la continuité de la loi de Moore (ou une version de celle-ci).

Avec l'arrivée prochainement des premières architectures hétérogènes et d'assemblages façon MCM chez AMD (via TSMC) et Intel par exemple, on voit bien que cette vision correspond à la direction déjà prise par les leaders de l'industrie, ce qui ne veut pas dire que ces avancées se réaliseront forcement telle quelle ou sans revers, naturellement. Mais au moins, le chemin est assez clairement balisé... (Source)