Et si l'on s'intéressait un peu plus aux nouveaux chipsets B650 et X670(E) d'AMD ?

AMD a officialisé hier ses chipsets B650, X670 et X670E, et avec eux déjà un joli petit paquet de détails techniques. Beaucoup de choses à digérer en une seule fois et de nombreux détails peuvent encore paraitre comme étant assez obscurs, d'autant plus qu'AMD a relativement profondément revu sa manière d'aborder le chipset pour accompagner ses Ryzen 7000 et leur nouveau socket AM5.

En effet, AMD a quelque peu créé la surprise en ayant opté pour une conception multipuces pour son X670(E), ce qui représenterait à première vue pour une première pour plateforme sur ce segment, jusqu'à ce que l'on se souvienne de l'époque des cartes mères avec northbridge et southbridge. En tout cas, AMD semble s'être inspiré du modèle commercial et technique mis en place depuis le début de l'ère Ryzen et avec ses architectures successives à base de chiplets. En reproduisant cette approche avec les chipsets, le constructeur peut donc augmenter drastiquement les I/O de ses cartes mères, tout en réduisant, on l'imagine, les couts de production (et on supputera que c'était d'ailleurs fort probablement l'argument principal en faveur de cette stratégie), puisqu'il est évidemment beaucoup plus simple de créer une puce unique pouvant être adaptée vers le haut ou vers le bas en fonction des besoins que d'en créer plusieurs différentes.

Avant toute chose, voici 2 (jolis, il faut l'avouer) diagrammes non officiels concoctés par Angstronomics, un nouvel arrivant sur la scène de la publication pour couvrir le monde du semiconducteur et plus particulièrement pour suivre son entrée dans l'ère d'Ångström. Le site a été fondé par un inconnu enregistré sous le pseudo @SkyJuice60 sur Twitter. Ces diagrammes représentent a priori toutes les capacités d'une plateforme B650 et X670(E), en gardant à l'esprit que les constructeurs pourront toujours ajuster certaines choses.  

X670, ou "eastbridge" et "westbridge" ?

Accessoirement, si vous vous interrogez toujours sur les principales différences entre X670 et X670E, ce serait a priori assez simple. Outre une connectivité pouvant être réduite, le X670 autorisera aussi l'usage du PCIe 4.0 pour le slot x16, tandis que le PCIe 5.0 y sera optionnel - mais toujours requis pour au moins l'un des deux slots M.2 pour SSD NVMe. Avec le X670E, le PCIe 5.0 est obligatoire pour les deux slots PCIe x16. Pour la peine, voici un petit tableau préliminaire (sourcé chez Anandtech) : 

À en croire l'exclusivité du site Angstronomics, l'ensemble des cartes mères AM5 à base de chipsets 600 exploiteront donc une seule et même puce, la Promontory 21 (PROM21) de chez ASMedia, élaborée dans un package FCBGA 19 x 19 mm avec une puissance nominale maximale de 7 W. Cette puce de base servirait donc pour le chipset B650 en milieu de gamme, tandis que X670 et X670E en utiliseraient deux connectées via daisy-chaining, et la PROM21 pourrait logiquement aussi être castrée ou recyclée s'il le faut pour l'éventuel encore hypothétique bas de gamme A620.

Un autre avantage à prendre en compte dans le cas du duo de puce des X670/E, c'est que l'une des deux prendrait le rôle de répétiteur de signal, permettant ainsi de faire l'économie de retimer, hardware autrement indispensable pour distribuer des signaux PCIe 4.0/5.0 à haute vitesse sur l'ensemble de la carte mère, notamment vers les points les plus éloignés du CPU, ces signaux ayant tendance à se dégrader assez rapidement avec les dernières normes. Enfin, il est vrai qu'il sera assurément aussi plus simple de refroidir deux puces de 7 W pouvant être séparées de plusieurs centimètres qu'une seule grosse puce de 14 W, éliminant de fait le besoin d'une ventilation active, et ça, c'est toujours une bonne chose. Après tout, peu de monde avait apprécié de voir des moulins sur les mobales X570... 

Naturellement, cette solution n'aurait pas que des avantages. Par exemple, elle augmentera indéniablement la complexité du système et pourrait donc présenter un risque plus élevé de conflit de bande passante et d'installation non optimisée des périphériques. En sus, cela ajoutera aussi un nouveau point de défaillance. Ce type de solution en série pourrait également être  problématique pour la bonne division du matériel et l'affectation des ports dans le cas d'une virtualisation - ce qui ne concernerait pas tout le monde, certes. Et lorsque l'on se souvient des problèmes qu'a eu AMD avec l'USB, il y a de quoi avoir quelques appréhensions. Néanmoins, on peut aussi choisir de croire que tout va très bien se passer (un peu de naiveté ne fait jamais de mal) et qu'AMD a anticipé les risques éventuels de cette nouvelle solution - que l'on a dans tous les cas hâte de voir à l'œuvre ! (Source)