CPU RISC-V : La recherche suisse s'y met !

Certains en rêvaient, d'autres l'ont fait ! Si le RISC-V revient régulièrement dans nos colonnes - il faut dire que nous ne manquons pas d'entrain à l'idée d'un peu plus de libre dans le monde du matériel - la fondation est loin de percer pour le grand public. Pourtant, le projet a du vent en poupe. La perspective d'un jeu d'instruction libre, permettant ainsi des implémentations sans licence - un grand avantage juridique, puisque la seule chose qui empêche certains projets d'émulation de fonctionner est la propriété intellectuelle de l'ISA (tout comme la fabrication de CPU x86 par d'autres concurrents...).

Mais un langage pour parler au CPU libre ne veut pas dire que l'implémentation l'est, et c'est sur ce point qu'ont planché cinq chercheurs de l'ETH, située à Zurich, en collaboration avec l'Université de Bologne (Italie). Si la recherche publique est parfois moins prompte au marketing opportuniste, nous retrouvons tout le jargon pour rendre heureux un client : un co-processeur vectoriel 64-bit nommé Ara, scalable, efficace énergétiquement - 56% de gains par rapport aux papiers précédents - et suffisamment bien équilibré pour utiliser 96% de sa puissance de calcul de 34 GFLOPS (double précision) en dépit des chargements et rangements mémoires sur une multiplication matricielle (256x256). Pour décrire simplement le projet, il s'agit d'une sorte de macro-unité de calcul à brancher sur un design de CPU complet préexistant.

Et pour un bidule de recherche, pas vraiment critique et qui ne cherche pas la performance, qui retrouve-t-on à la gravure ? GloFlo, comme par hasard ; car oui, une implémentation a été réalisée, en 22nm FD-SOI, un procédé permettant tout de même de clocker Ara à 1,2 GHz pour une enveloppe thermique d'un peu plus d'un demi-watt : sympathique ! Pas sûr que la puce retrouve de sitôt dans nos téléphones ou autres objets connectés, mais au moins cela rassure sur le fait qu'un jour, peut-être, le RISC-V y sera.