Hard du Hard • La Course aux Nanomètres - Partie 3

La Panne

Vers 97, les transistors commencent à avoir des soucis de performance. La miniaturisation du nœud 350 nm a été très décevante d'un point de vue de l'amélioration des fréquences de commutation: celles-ci stagnent malgré la réduction de la taille du transistor !

En effet, si réduire la taille du transistor permet en théorie d'améliorer d'autant la fréquence de commutation d'un transistor, en pratique on commence déjà à atteindre des dimensions où les couplages parasites nous posent problème.  Et ainsi, dès le nœud technologique 250 nm, il a fallu réfléchir à des solutions pour améliorer les performances en fréquence EN PLUS de réduire la taille.

La solution sera de raccourcir encore le canal en complexifiant le dopage des contacts de source et de drain, en affinant la grille. Cette étape est complexe : elle rajoute une implantation ionique qui n'est pas auto-alignée.

Pour cela, on développe des méthodes pour diminuer artificiellement la taille d’un motif unique entre sa photolithographie et sa gravure : le shrinking. Le shrinking va nous permettre, avec l’amélioration de la lithographie, de diminuer la taille des motifs mais sans améliorer la résolution. On va pouvoir décorréler le demi-pitch de la longueur sous la grille (donc la longueur du canal) pour affiner les performances que l’on veut.

Ces petits arrangements permettent de se remettre dans la course à l'augmentation des fréquences de fonctionnement, qui étaient multipliées par 1.6 tous les deux ans jusque là. Mais le nœud 250 nm aura une longueur de canal de 200 nm (au lieu de 250 nm comme il aurait du avoir).

Pour le nœud suivant, le 180 nm, c'est la diminution du pitch qui sera compliquée. Les lasers Deep UV au fluorure de krypton (KrF), de longueur d'onde 248 nm, ne pourront pas faire mieux que 230 nm de demi-pitch. Cependant, l'introduction des interconnexions en cuivre par procédé damascène d'IBM, permet d'améliorer les performances des puces à ce qu'un transistor "théorique" d'un nœud 180 nm aurait du avoir en permettant de faire des lignes de contact plus serrées.

Entre 1995 et 1999, la définition du nœud technologique, qui accompagnait la loi de Moore, change complètement. La dénomination qui auparavant désignait deux grandeurs importantes du transistor sur la puce (la longueur du canal et le demi-pitch, issues de la résolution de la photolithographie) devient une dénomination de performance. Le transistor "est équivalent à" un transistor parfait de demi-pitch de son nœud technologique. Et si l’entrée en service des premiers scanners Deep UV va permettre de rattraper l'écart de demi-pitch en 2003-2004, ce n’est pas durable et l’écart se creusera à nouveau dès 2005. Depuis, la longueur de grille va se réduire plus vite que le nœud technologique, le demi-pitch moins vite. La dimension du noeud reflète ce compromis entre performances et dimensions.

Le tournant des années 2000 est appelé par certains analystes comme le "No More Free Lunch", ou Pénurie De Galettes Gratuites en français (NDLR : on vient de l'inventer). L'ingénierie des procédés, l'intégration des procédés et la conception des puces doivent lutter de plus en plus pour obtenir les mêmes augmentations de performances qu'auparavant. C'est là que la fréquence des microprocesseurs se met à stagner autour des valeurs d'aujourd'hui et que les designers vont commencer à ajouter des cœurs logiques pour compenser. C'est la raison pour laquelle les records d'overclocking vont se faire de plus en plus rares.

Tout va y passer pour améliorer les performances  : nouveaux matériaux pour les oxydes de grille et pour les interconnexions, profils de dopage innovants, ingénierie du wafer en SOI… Mais à partir de 2014 et le dernier 20 nm, il n'est plus possible de réduire le transistor planaire. La longueur de grille est trop petite, les fuites sont trop importantes, les capacités sont trop parasites et le courant qui y passe est trop incontrôlable. Le planar a atteint ses limites.

Une décennie de galère qui aura donné à l'industrie de la microélectronique la forme qu'elle a aujourd'hui, en la forçant à la spécialisation et à la coopération à l'échelle mondiale à cause des investissement titanesques qu'elle a du faire. C'est au tout début des années 2010 qu'Intel réussit un coup de génie et sort de l'ornière en remplaçant l'intégration planaire par le FinFET à partir du nœud 22 nm. Une intégration qui n’aura pas que des avantages d’ailleurs, mais on verra ça la prochaine fois.

La Course aux Nanomètres
→ 1ème partie /5 — Briques Technologiques, Kezako ?
→ 2ème partie /5 — Sur l'autoroute du CMOS
→ 3ème partie /5 — Noeuds Technologiques à l'ère du Planar
→ 4ème partie /5 — Le Paradoxe du FinFET
→ 5ème partie /5 —