Le PCIe 6.0 s'enfile les révisions et vise plus que jamais 2021 !

On ne sait toujours pas exactement quelle mouche a piqué le consortium PCI-SIG pour accélérer de la sorte les évolutions de sa norme PCIe, mais on suppose qu'aucun des membres n'est particulièrement intéressé d'une répétition de l'histoire bien trop longue de la génération 3.0, et celle de la 4.0 qui, par conséquent, a vraiment mis du temps à arriver. Tellement que celle-ci ne devrait d'ailleurs pas subsister bien longtemps, du moins pas dans les milieux aux besoins très spécifiques avides des bandes passantes bien larges et n'ayant rien à voir avec ceux de nos machines domestiques modestes. Les spécifications du PCIe 5.0 ont ainsi déjà été validées et des consortiums de fabricants - comme Gen-Z - y convertissent même déjà leurs interconnects - bien la preuve que beaucoup d'acteurs n'attendaient que ça.

PCI, plus Express que jamais !

Naturellement, après le PCIe 5.0 viendra le PCIe 6.0, on le sait déjà depuis juin et l'annonce officielle du consortium PCI-SIG. Bien sûr, les spécifications finalisées de la future norme ne sont pas attendues avant 2021, mais trois mois plus tard, le consortium revient déjà sur le devant de la scène pour vanter ses progrès et dire que les choses avancent vite et bien ! En effet, bénéficiant d'un développement (très) accéléré, le travail de spécification de la norme PCIe 6.0 en est déjà à sa révision 0.3, désormais accessible aux compagnies membres du consortium pour examen et retour ! Toujours selon le PCI-SIG, le franchissement de l'étape de la révision 0.3 en octobre valide également ses prévisions et promesses pour une norme PCIe 6.0 finalisée courant 2021 - de quoi envisager une arrivée dans le commerce des premiers produits PCIe 6.0 vaguement sur la période 2022-2023.

Très brièvement, on rappelle que la future norme introduira une bande passante de 256 Go/s en x16, contre 64 Go/s avec la PCIe 4.0 ou 128 Go/s pour la PCIe 5.0. Pour y arriver, la PCIe 6.0 profitera d'un codage PAM-4 (Pulse Amplitude Modulation with 4 levels ; permets notamment de doubler l'efficacité en bande passante par rapport à une modulation binaire conventionnelle), en plus d'une low-latency Forward Error Correction (FEC ; un système de correction d'erreur). (Source : PCI-SIG)