COMPTOIR
  
register

Composé par ————— —— 14817 vues

Les APU Ryzen 4000 desktop datés pour de bon ?

Alors qu'hier étaient lancés les Ryzen XT, avec plus ou moins de bonheur, on se pose la question de l'arrivée des APU Ryzen 4000 desktop, ceux qui viendront avantageusement remplacer les Ryzen 3/8 3200G/3400G. En effet, l'introduction de 8 coeurs et 16 threads sur ce segment est une vraie révolution, et l'adjonction de Vega 7nm devrait apporter un petit plus. La contrepartie à tout ça, c'est un cache L3 divisé par 4 par rapport aux Ryzen 7 desktop, passant de 32 à 8 Mo.

 

Il y a quelques jours, un revendeur nommé Centralpoint indiquait les puces disponibles pour le 19 juillet, qu'elles soient en 35W ou en 65W. Toutefois, WCCFTech indique pour sa part que ces APU seront lancés le 21 juillet, incluant 3 Ryzen 4000 PRO (4750G,  4650G et 4350G). Ces 3 mousquetaires sont des versions PRO des 4700G, 4400G et 4300G, avec quelques subtilités sur la sécurité.

 

Toutefois, si ces APU sont clairement attendus, un barebone avec ça doit dépoter bien gaillard, ils risquent de ne pas être dispos au détail avant de longues semaines. En effet, AMD réserverait ses productions aux OEM et intégrateurs, histoire de leur permettre de mettre en marche la machine à vendre. Les dernières infos circulant sur leur capacité d'overclocking fait envie et soulève la curiosité, dernièrement le 4700G aurait topé plus de 4.7 GHz sur tous les coeurs, l'absence de L3 pour l'iGPU étant une des raisons de cette facilité maintes fois reconnue.

 

clara morgane petanque

Que dira cette boule ?

Un poil avant ?

Potins Ampere : aujourd'hui les RTX 3070 Series !

Un peu plus tard ...

Intel annonce son Thunderbolt 4 : une mise à jour au bon goût d'USB 4.0

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par luxy68, le Dimanche 12 Juillet 2020 à 13h09  
ahh enfin une date
par Draggor, le Samedi 11 Juillet 2020 à 10h34  
Que dira cette boule ?

Avant, elle m'aurait léché !
par Un champion du monde en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 21h15  
hyperinflation*
par Un champion du monde en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 21h15  
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 19h03
Pas vraiment, bien que les Ryzen ont 512KB de cache L2 par core, sur Zen 2
ils n'ont que 32KB+32KB de cache L1 au lieu des 64KB+32KB pour Zen et Zen+,
comparé au 64KB+64KB de Core. C'est pas une mise à niveau.
Pour L0, il faudrait encore avoir les chiffres pour comparer.
Vu l'hyperflation du nombre de coeurs et surtout du cache L3 sur Zen 2, AMD
a réalisé des économies de bouts de chandelles sur le L1.

 

Tu préfères un truc désactivable (PSP) ou un autre qui ne l'est pas du tout
(Intel Management Engine, avec OS privatif dérivé de Minix 3 aux dernières
nouvelles) ? Curieux


Je ne vois aucune différence entre désactiver des futilités pour endormir
la presse spécialisée et ne rien désactiver du tout.

Ceci étant dit le PSP ne fait pas suite à une demande des utilisateurs
sinon peut être des clients custom pour les consoles de jeux vidéos.
par Un champion du monde en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 21h11  
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 19h03
Plus ton cache est petit, plus tu as de cache miss, pas l'inverse. Si
ton L3 est étriqué, tu vas piocher ça où ?
Faux!

Ton "cache miss" sera quantitativement plus important pour une plus grande
capacité de cache c'est une simple loi de probabilité.

En revanche, un accès au cache est évidemment moins coûteux en nombre de
cycles qu'un accès en mémoire vive.

Néanmoins pour un TDP fixé il vaut mieux une fréquence d'horloge élevées
avec moins de cache que l'inverse.

 

Malheureusement, les gens ne voient que les valeurs absolues, et n'ont rien
appris du Pentium 4/D. Pas étonnant qu'Intel continue sur les fréquences,
quitte à consommer 1000W sur un 28C/56T à 5Ghz. Sans parler du fait que les
gains perfs via les fréquences ne sont clairement pas linéaires à partir
d'un certain seuil. 8)


Manifestement tu es sérieusement fâché avec les mathématiques...
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 19h03  
par Un ragoteur Gaulois en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 17h36
Je ne crois pas car gonfler la taille du cache particulièrement le L3 c'est
aussi gonfler le "cache miss" tandis que gonfler la fréquence c'est de la
performance garantie mathématiquement parlant.

Intel ne fait que se mettre à niveau comparativement à l'architecture Zen.

Par ailleurs, le cache L2 est bien plus cohérent que le cache L3 donc il
est plus intéressant de l'augmenter pour gagner en IPC sur un seul coeur
cependant il ne faudrait pas ignorer qu'il existe aussi des caches de
µOps aussi importants que les cache Lx.

C'est vrai que le coeur ARM Cortex-A7 (aka PSP) avec son OS privatif en
EEPROM dont seul le chargement d'une partie des pilotes est désactivable
c'est tellement plus sûr...
Plus ton cache est petit, plus tu as de cache miss, pas l'inverse. Si ton L3 est étriqué, tu vas piocher ça où ?
Malheureusement, les gens ne voient que les valeurs absolues, et n'ont rien appris du Pentium 4/D. Pas étonnant qu'Intel continue sur les fréquences, quitte à consommer 1000W sur un 28C/56T à 5Ghz. Sans parler du fait que les gains perfs via les fréquences ne sont clairement pas linéaires à partir d'un certain seuil.

Pas vraiment, bien que les Ryzen ont 512KB de cache L2 par core, sur Zen 2 ils n'ont que 32KB+32KB de cache L1 au lieu des 64KB+32KB pour Zen et Zen+, comparé au 64KB+64KB de Core. C'est pas une mise à niveau.
Pour L0, il faudrait encore avoir les chiffres pour comparer.

Tu préfères un truc désactivable (PSP) ou un autre qui ne l'est pas du tout (Intel Management Engine, avec OS privatif dérivé de Minix 3 aux dernières nouvelles) ? Curieux
par Un ragoteur Gaulois en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 17h36  
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 17h20
Sauf que tu dois le compenser, et que pour le faire tu dois augmenter les
fréquences, ainsi que la tension nécéssaire pour l'atteindre, ce qui est
pire.
Je ne crois pas car gonfler la taille du cache particulièrement le L3 c'est
aussi gonfler le "cache miss" tandis que gonfler la fréquence c'est de la
performance garantie mathématiquement parlant.

 

C'est peut-être pour ça que Intel passe Ice Lake à 512KB de cache L2 par
core au lieu de 256KB depuis 11 ans et que Tiger Lake passera à 1.25MB
(sans oublier les +50% de cache L3) malgré les difficultés du 10nm ?


Intel ne fait que se mettre à niveau comparativement à l'architecture Zen.

Par ailleurs, le cache L2 est bien plus cohérent que le cache L3 donc il
est plus intéressant de l'augmenter pour gagner en IPC sur un seul coeur
cependant il ne faudrait pas ignorer qu'il existe aussi des caches de
µOps aussi importants que les cache Lx.

 

Oui c'est débrayable sur les Ryzen, mais bon t'es plus en sécurité chez
eux que chez Intel vu les implémentations et le Management Engine
quasi-impossible à désactiver.


C'est vrai que le coeur ARM Cortex-A7 (aka PSP) avec son OS privatif en
EEPROM dont seul le chargement d'une partie des pilotes est désactivable
c'est tellement plus sûr...
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 17h20  
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 17h02
C'est pas plus mal pour la dissipation thermique en échange d'une baisse
évaluée de manière empirique à ~30 % d'IPC .

Gonfler la quantité de cache est un frein à la montée en fréquence et
c'est souvent signe d'une limite de l'architecture.

Vu que les fabricants sont déterminés à forcer l'usage du SMT malgré les
failles spéculatives inhérentes à la technologie, est-ce que quelqu'un
pourrait m'indiquer si le SMT est bien débrayable sur les processeurs
AMD contrairement au coeur ARM Cortex-A7 (aka PSP) désactivable que
partiellement?
Sauf que tu dois le compenser, et que pour le faire tu dois augmenter les fréquences, ainsi que la tension nécéssaire pour l'atteindre, ce qui est pire.

C'est peut-être pour ça que Intel passe Ice Lake à 512KB de cache L2 par core au lieu de 256KB depuis 11 ans et que Tiger Lake passera à 1.25MB (sans oublier les +50% de cache L3) malgré les difficultés du 10nm ?

Oui c'est débrayable sur les Ryzen, mais bon t'es plus en sécurité chez eux que chez Intel vu les implémentations et le Management Engine quasi-impossible à désactiver.
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 08 Juillet 2020 à 17h02  
 

La contrepartie à tout ça, c'est un cache L3 divisé par 4 par rapport
aux Ryzen 7 desktop, passant de 32 à 8 Mo.


C'est pas plus mal pour la dissipation thermique en échange d'une baisse
évaluée de manière empirique à ~30 % d'IPC .

Gonfler la quantité de cache est un frein à la montée en fréquence et
c'est souvent signe d'une limite de l'architecture.

Vu que les fabricants sont déterminés à forcer l'usage du SMT malgré les
failles spéculatives inhérentes à la technologie, est-ce que quelqu'un
pourrait m'indiquer si le SMT est bien débrayable sur les processeurs
AMD contrairement au coeur ARM Cortex-A7 (aka PSP) désactivable que
partiellement?
par Auvergne-Rhône-Alpes en Île-de-France, le Mercredi 08 Juillet 2020 à 13h42  
Par contre, un cache L3 divisé par 4, c'est vraiment une castration sévère.

Autant dire que 4.5Ghz mais avec 16Mo de cache aurait été largement préférable au lieu des 4.7Ghz, on parle d'APUs quand même

Plusieurs suppositions:
- Doit-on en conclure que les yields sont plus difficiles à atteindre avec le cache que les fréquences ?
- Ou que c'est simplement des rebus d'il y a plusieurs mois stockés depuis bien longtemps pour cette occasion ?
- Les deux ?
- Ou les Broncos de Denver ?

 

Que dira cette boule ?


Qu'il faut faire revenir Madame au Cap D'Agde, comme il y a 20 ans.