Le PCIe 7.0 programmé pour 2025 !

Alors que le PCIe 5.0 est disponible sur les mobales Alder Lake mais pas encore sur les GPU (les SSD débutant à peine) et que les composants permettant un support du PCIe 6.0 sont tout juste dévoilés, voilà que le PCI-SIG avance la prochaine étape : le PCIe 7.0, prévu pour 2025. Évidemment, il n’est pas question de la spécification définitive (nous sommes bien trop tôt pour cela), mais seulement des points majeurs des futures releases.

Et, sur le papier, difficile de nier que le bousin fait envie : cette itération doublera la bande passante disponible à raison de 128 GT/s par ligne, soit 512 Gio/s comme débit théorique bidirectionnel sur un lien x16 ! Notez que cela correspond au doublement du débit tous les 3 ans, rythme de croisière du consortium depuis le PCIe 4.0. De là à y voir un PCIe 8.0 en 2028 à 256 GT/s, il ne manque que l’étiquetage du point sur le graphe…

Dans la pratique, toute cette bande passante est permise par un signal encodant l’information en PAM4 — tout comme le PCIe 6.0 — tout en réduisant l’énergie nécessaire au lien et en conservant la sacro-sainte rétrocompatibilité de la norme : chouette ! Bien évidemment, la connexion demeure à faible latence et forte résilience, mais nous n’imaginions pas une dégradation possible dans ces domaines. Bref, un bond en puissance qui ravira l’industrie et la recherche, avant que des applications un peu plus pratiques fassent leur chemin jusqu’au paysage grand public. Rendez-vous en 2025 !