COMPTOIR
  
register

Composé par ————— —— 11631 vues

Vers l'arrivée rapide du PCIe de 5e génération ?

À peine l'arrivée du PCIe 4.0 dans nos machines par la prochaine génération de CPU AMD Zen 2 que le PCIe 5.0 sera annoncé, le groupe PCI-SIG n'ayant mis que 18 mois pour pondre le nouveau standard contre près de 7 ans entre la version 3.0 et 4.0. Si dans les faits pour les particuliers le dédoublement de la bande passante ne parait pas forcément utile - déjà que saturer la connexion en 4.0 avec les SSDs risque de paraître complexe - pour les data-centers et grosses calculatrices c'est toujours utile sachant que les IA prennent une place de plus en plus importante dans l'informatique. Mais pour que ce standard voie le jour, nous pouvons craindre un temps plus ou moins long quand on sait que le PCIe 4.0 sort à peine.

 

Afin d'éviter cela et d'anticiper des besoins de plus en plus gourmands, Microchip n'a pas traîné et sort déjà ses composants pour horloge et transmission de signal dédié à cette nouvelle version du PCIe. L'objectif ici est de fournir rapidement du matériel en production industrielle qui sera prêt pour les évolutions à venir du standard. En effet comme ces composants sont compatibles avec les anciennes versions, autant les fabriquer dès maintenant afin de fournir les constructeurs de cartes mères et être opérationnel dès que les premiers processeurs et chipsets PCIe 5.0 seront sur le marché. Peut être pas de suite pour nos machines pro gaming, mais probablement que les machines professionnelles évolueront plus vite ?

 

microchiptechnology

Un poil avant ?

SFR clarifie ses ambitions THD pour l'année 2019

Un peu plus tard ...

Bon plan • Roccat Vulcan 120 AIMO à 134,90 € livré (MàJ)

Les 13 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par weik, le Mercredi 26 Juin 2019 à 20h49  
De toute façon il faut voir à quel point cela aurait augmenter les coûts de fabriquer le chipset en 7nm, Car quand je vois les prix des cartes mères x570, sur tout les forums les gens s'excitent déjà pas mal. La question c'est est-ce que c'est vraiment justifié déjà ?

Le SOC de la Xbox 360 est passé de 90nm pour le combo GPU-CPU puis à 65 nm et enfin à 45nm en 2010, la puissance est restée identique mais la consommation et le dégagement thermique à considérablement baissé, donc hormis la question du coup supplémentaire, pour moi j'aurai juste été curieux de voir le chipset en 7nm et les résultats derrière en comparaison, c'est tout.

Et de toute façon je suppute j'en sais pas plus que les gens ici et je ne suis pas ingénieur chez TSMC non plus

par Un #ragoteur connecté en Auvergne-Rhône-Alpes, le Mercredi 26 Juin 2019 à 18h26  
*** edit modération : on a dit un comportement adulte !***

 

C'est pas comme un processeur ou l'on augmente la densité en transistor
tout en diminuant la taille de la puce. ici c'est graver exactement la
même chose mais en 7 nm. Si la densité n'augmente pas c'est impossible
que le chipset consomme plus.


C'est quoi l'intérêt du 7 nm FinFET by TSMC si ce n'est pas de réduire
l'empreinte d'une puce?

Pour rappel, la technologie FinFET n'est PAS un procédé de gravure
planaire mais 3D où il ne suffit plus de réduire l'épaisseur de grille
pour réduire les courants de fuite car il y a rupture de l'isolant sous
les 20 nm d'où le passage de l'oxyde de silicium (SiO2) au nitrure de
silicium (Si3N4) pour la construction de la grille des transistors FinFET.

Manifestement tu abordes un sujet technique qui te dépasse...
par Guillaume L., le Mercredi 26 Juin 2019 à 17h08  
par Salva, le Mercredi 26 Juin 2019 à 17h06
On parlait de connexion optique pour le pcie5, je sais pas si c'est toujours d'actualité.
Pour l'instant pas de composants dédiés à cette fonction sont annoncés, mais à voir dans les jours qui viennent
par Salva, le Mercredi 26 Juin 2019 à 17h06  
On parlait de connexion optique pour le pcie5, je sais pas si c'est toujours d'actualité.
par weik, le Mercredi 26 Juin 2019 à 16h38  
Après je dit peut être n'importe quoi mais pour moi graver le chipset en 7 nm plutôt que 14 nm ça ne change pas le nombre de transitor du chipset lui même, on aura le même nombre mais sur une surface plus petite, la densité logiquement ne va pas changer donc pour moi le chipset consommerait forcément moins. C'est pas comme un processeur ou l'on augmente la densité en transistor tout en diminuant la taille de la puce. ici c'est graver exactement la même chose mais en 7 nm. Si la densité n'augmente pas c'est impossible que le chipset consomme plus.
par Guillaume L., le Mercredi 26 Juin 2019 à 16h24  
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 26 Juin 2019 à 15h26
Par ailleurs, les fabricants de carte mère à base de X570 ont reporté des
instabilités concernant la transmission PCI-E 4.0, cela reste à vérifier
sur les produits commercialisés avec évidemment un matériel PCI-E 4.0 que
ce soit une carte graphique ou un SSD.
Aurais-tu des sources de ce que tu avances ou c'est une supposition de fond de couloir ?
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 26 Juin 2019 à 15h26
Il faut déjà compter déjà ~20 USD pour un répéteur PCI-E 4.0 pour atteindre
misérablement 10" soit ~25 cm et s'il faut ne serait-ce que doubler le
nombre de répéteurs pour la même portée, il serait plus sage de changer le
support du signal (câble Twinax voir fibre optique).
Oh mais étrange, la référence présente sur les cartes mères ASUS, les PI3EQX16000ZEHX ne sont pas au même tarif chez digikey, or c'est le tarif industriel qui est appliqué dans les usines et celui-ci est plutôt de l'ordre de 2,3€ l'unité, étrange non ?

Au passage, petit avertissement : si l'objectif de certains est de continuer à sortir des bêtises sans sources, des mesures de modérations seront prises, vous pouvez être en désaccord mais soyez adultes et argumentez avec des sources justes
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 26 Juin 2019 à 15h26  
par weik, le Mercredi 26 Juin 2019 à 07h32
Pour le PCI-E 5.0 c'est encore trop loin pour se prononcer, une gravure du
chipset en 5 nm permettrait peut être de rentrer dans une enveloppe
thermique raisonnable tout en doublant les débits
J'ai comme un gros doute.

 

Pour moi c'est juste du bon sens car technologiquement parlant c'est déjà
possible après pour les couts finaux c'est une autre histoire, ils se sont
surement dit qu'ils voulaient être les premiers sur le PCI-E 4.0 au
détriment du chipset...


Et combien de répéteurs sur le chemin du signal PCI-E 5.0? Cela a un coût!

Il faut déjà compter déjà ~20 USD pour un répéteur PCI-E 4.0 pour atteindre
misérablement 10" soit ~25 cm et s'il faut ne serait-ce que doubler le
nombre de répéteurs pour la même portée, il serait plus sage de changer le
support du signal (câble Twinax voir fibre optique).

Par ailleurs, les fabricants de carte mère à base de X570 ont reporté des
instabilités concernant la transmission PCI-E 4.0, cela reste à vérifier
sur les produits commercialisés avec évidemment un matériel PCI-E 4.0 que
ce soit une carte graphique ou un SSD.
par Un médecin des ragots en Auvergne-Rhône-Alpes, le Mercredi 26 Juin 2019 à 15h23  
par weik, le Mercredi 26 Juin 2019 à 07h32
Peut être en gravant le chipset x570 en 7nm déjà, vu qu'il a malheureusement
été confirmer pour du 14 nm.
Encore faut-il que le 7 nm by TSMC puisse apporter une économie d'énergie,
or cela ne semble pas le cas (e.g. GTX 1080 Vs RX 5700 XT).

 

S'il avaient fait le bon choix des le début il n'y aurait pas tous ces
problèmes d'ajout de ventilateurs... et la consommation du chipset aurait
forcement une moyenne inférieur a 11 W.


Peut être qu'en fin de compte le 7 nm by TSMC n'est qu'un coup marketing
pour justifier un pseudo-progrès car nombre de geeks confondent nouveauté
avec progrès.

Ainsi AMD préfère arômatiser ses produits au 7 nm by TSMC plutôt qu'en
faire usage ostensiblement car bien que l'augmentation de la densité de
transistors puisse être réelle, celle-ci limite la capacité de dissipation
thermique de ceux-ci ce qui a pour effet de réduire leur performance.

En réalité, beaucoup ignorent que l'essentiel des gains obtenus par la
technologie FinFET réside dans le changement de matériau de la grille
des transistors (cf. nitrure de silicium) où réside des courants de fuite.

Par conséquent, passer d'une empreinte de 14 nm à 7 nm ou moins ne représente
aucun intérêt sinon faire exploser les coûts de production (cf. source EUV).
par weik, le Mercredi 26 Juin 2019 à 07h32  
par Un ragoteur des lumières en Auvergne-Rhône-Alpes, le Mardi 25 Juin 2019 à 21h08
Et par quel miracle technologique ce serait possible de doubler la
fréquence du bus PCI-E en consommant moins?

Le X570 dont on ignore le procédé de gravure employé ne semble pas aller
dans le sens d'un miracle technologique.
Peut être en gravant le chipset x570 en 7nm déjà, vu qu'il a malheureusement été confirmer pour du 14 nm.
S'il avaient fait le bon choix des le début il n'y aurait pas tous ces problèmes d'ajout de ventilateurs... et la consommation du chipset aurait forcement une moyenne inférieur a 11 W.

Pour le PCI-E 5.0 c'est encore trop loin pour se prononcer, une gravure du chipset en 5 nm permettrait peut être de rentrer dans une enveloppe thermique raisonnable tout en doublant les débits

Pour moi c'est juste du bon sens car technologiquement parlant c'est déjà possible après pour les couts finaux c'est une autre histoire, ils se sont surement dit qu'ils voulaient être les premiers sur le PCI-E 4.0 au détriment du chipset...
par Guillaume L., le Mercredi 26 Juin 2019 à 07h25  
par Un ragoteur des lumières en Auvergne-Rhône-Alpes, le Mardi 25 Juin 2019 à 21h08
Par ailleurs, il faut s'attendre à ce que la portée du PCI-E 5.0 soit bien
plus limitée que celle du PCI-E 4.0 sur PCB conventionnel.
D'où le fait qu'il existe des buffers pour palier à ça, c'est le composant qui est donné dans la source .
Au passage, Bobleragoteur ne parle pas de doubler la fréquence mais le nombre de ligne, ce qui est différetn. De plus, il n'est pas impossible d'améliorer le débit en réduisant la consommation par d'autres moyens que la finesse de gravure comme en réduisant le bruit du signal .
par Un ragoteur des lumières en Auvergne-Rhône-Alpes, le Mardi 25 Juin 2019 à 21h08  
par BobLeRagoteur d'Occitanie, le Mardi 25 Juin 2019 à 20h43
...
Si le PCI-e 5.0 permet d'avoir plus de ligne en consommant moins c'est tout
bénéf me semble-t-il
Et par quel miracle technologique ce serait possible de doubler la
fréquence du bus PCI-E en consommant moins?

Le X570 dont on ignore le procédé de gravure employé ne semble pas aller
dans le sens d'un miracle technologique.

Par ailleurs, il faut s'attendre à ce que la portée du PCI-E 5.0 soit bien
plus limitée que celle du PCI-E 4.0 sur PCB conventionnel.
par BobLeRagoteur d'Occitanie, le Mardi 25 Juin 2019 à 20h43  
Oui, avec un i7-7700 on est tranquille aujourd'hui pour une utilisation quotidienne, mais au niveau des archi CPU, on voit bien que plus de bande passante PCI-e n'est pas du luxe. Il n'y a qu'à voir le X570 qui permet, grâce au PCI-e 4.0, à peine la possiblité de brancher une CG en 16x et un SSD en 4x (les 4 autres lignes étant dédiées à la comm entre le CPU et le chipset). On constate aussi souvent dans la pratique la désactivation de certains SATA quand on utilise un SSD nvme. Et le controleur PCI-e 4.0 chauffe au point de nécessiter un ventilo. Si le PCI-e 5.0 permet d'avoir plus de ligne en consommant moins c'est tout bénéf me semble-t-il