Avant sa conférence, Hopper H100 capturé ! |
————— 22 Mars 2022 à 13h53 —— 15376 vues
C'est dans quelques heures que NVIDIA dévoilera son gros Hopper, mais d'ores et déjà on peut trouver des images du H100. Certes, les détails du GPU, comprenant le GPU, la VRAM HBM via 6 stacks, et les VRM sont encore inconnus, mais ce qu'on peut dire, c'est que c'est gros. Selon VDCZ, il y aurait 6 GPC, 144 SM, mais avec un mais. Un des GPC comporterait le moteur de rendu par exemple. Selon les rumeurs, qui seront vérifiées, ou pas d'ailleurs, dans quelques heures, H100 le monolithique aurait plus de 80 milliards de transistors gravés en utilisant le 5 nm (finalement c'est le N4) de TSMC, un cache L2 de 48 Mio, et un TDP compris entre 250 et 500 W. Autre point, il supporterait la norme PCIe en sus du SXM4.
H100, comme ses prédécesseurs, est destiné aux datacenters, ceux qui ont besoin de calcul fou, et devrait donc être intégré dans les machines type DGX vendues à prix d'or, mais rentables pour les boites qui en ont besoin. On ne peut toutefois en tirer aucune conclusion d'un point de vue de ce qui sera annoncé pour le Gaming, avec un Lovelace dont il reste presque tout à découvrir. L'usage du 5 nm, s'il est confirmé, pourrait faire pardonner le "semi-échec" Ampere du fait du 8 nm Samsung, bien moins performant que le 7 nm de TSMC utilisé par le concurrent. Une rumeur annonçait également un gros cache L2 sur Lovelace, toutefois c'était déjà le cas sur le GA100 sans pour autant se retrouver sur le reste de la gamme Ampere. Intéressant pour les passionnés de technique !
 | Un poil avant ?EK prend une douche avec EVGA | Un peu plus tard ...ASML n'arriverait plus à suivre la cadence pour équiper les fondeurs... | |
En fait on a l'impression que Nvidia fait plus de connexions et moins de densité de transistors, ce qui devrait impliquer probablement moins de mémoire cache, se basant sur les débits de la HBM3 moyennant un gros bus. Il semble que ce soit ce qui se passe parce que le nombre de CUDA cores ne suit pas le nombre de transistors et progresse (beaucoup) plus rapidement. En gros 1.5x le nombre de transistors/ Ampère, et x2.5 le nombre de CUDA cores.
Ils pourront appairer il me semble jusqu'à 8 de ces cartes directement avec du Nvlink (sur les datacenters 256). La carte ne devrait pas surconsommer comme annoncé mais un TDP de 350W en version PCIe.